JPH0457139B2 - - Google Patents
Info
- Publication number
- JPH0457139B2 JPH0457139B2 JP22902682A JP22902682A JPH0457139B2 JP H0457139 B2 JPH0457139 B2 JP H0457139B2 JP 22902682 A JP22902682 A JP 22902682A JP 22902682 A JP22902682 A JP 22902682A JP H0457139 B2 JPH0457139 B2 JP H0457139B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- station
- detection circuit
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は複数のステーシヨンがバスに接続され
た通信システム、特に分散制御型通信システムに
関する。
た通信システム、特に分散制御型通信システムに
関する。
バスを用いた分散制御型通信システムとしては
CSMA−CD（Carrier Sense Multi Access−
Collision Detection）方式がある。この方式で
は、送信を希望するノードステーシヨンはバスが
無信号状態となつたことを検出した時送信権を獲
得しバスへの信号の送出を開始する。しかし、た
またま２つ以上のノードステーシヨンが同時にバ
スへ信号を送出すると、バス上で衝突が生じる。
信号を送出したノードステーシヨンはバス上での
衝突を検出すると直ちに送信を停止し乱数によつ
て定められる時間後に再び信号の送出を開始す
る。かかる方式では、衝突後のバスへの送信権は
確率によつて与えられるため、通信トラフイツク
が高くなつた場合、長い時間送信を待つてもバス
への送信権を獲得できないノードステーシヨンが
出現するという問題点がある。
CSMA−CD（Carrier Sense Multi Access−
Collision Detection）方式がある。この方式で
は、送信を希望するノードステーシヨンはバスが
無信号状態となつたことを検出した時送信権を獲
得しバスへの信号の送出を開始する。しかし、た
またま２つ以上のノードステーシヨンが同時にバ
スへ信号を送出すると、バス上で衝突が生じる。
信号を送出したノードステーシヨンはバス上での
衝突を検出すると直ちに送信を停止し乱数によつ
て定められる時間後に再び信号の送出を開始す
る。かかる方式では、衝突後のバスへの送信権は
確率によつて与えられるため、通信トラフイツク
が高くなつた場合、長い時間送信を待つてもバス
への送信権を獲得できないノードステーシヨンが
出現するという問題点がある。
本発明は、各ノードステーシヨンが確実に送信
権を獲得できる分散制御型のバスを用いた通信シ
ステムを提供することにある。
権を獲得できる分散制御型のバスを用いた通信シ
ステムを提供することにある。
クロツクステーシヨンと複数のノードステーシ
ヨンとがバスにより接続された本発明による通信
システムにおいて、前記クロツクステーシヨンは
前記バスに通信開始信号を送出し、前記ノードス
テーシヨンは送信権を定められた順序で与えられ
ているとともに、前記通信開始信号を検出する開
始信号検出回路と前記バスに送出される信号ブロ
ツク終了を検出しその度毎にパルスを出力する終
了検出回路と前記開始信号検出回路が前記通信開
始信号を検出したときリセツトされるタイマ及び
計数回路とを有し、前記タイマは前記バスが無信
号状態となる時間を計測するとともに前記無信号
状態が定められた時間経過する毎にパルスを出力
し、前記計数回路は前記終了検出回路からのパル
スの数と前記タイマからのパルスの数の和を計数
し、前記ノードステーシヨンは前記計数回路の計
数値が前記の与えられている順序に対応する値と
なつたとき前記送信権を獲得する。
ヨンとがバスにより接続された本発明による通信
システムにおいて、前記クロツクステーシヨンは
前記バスに通信開始信号を送出し、前記ノードス
テーシヨンは送信権を定められた順序で与えられ
ているとともに、前記通信開始信号を検出する開
始信号検出回路と前記バスに送出される信号ブロ
ツク終了を検出しその度毎にパルスを出力する終
了検出回路と前記開始信号検出回路が前記通信開
始信号を検出したときリセツトされるタイマ及び
計数回路とを有し、前記タイマは前記バスが無信
号状態となる時間を計測するとともに前記無信号
状態が定められた時間経過する毎にパルスを出力
し、前記計数回路は前記終了検出回路からのパル
スの数と前記タイマからのパルスの数の和を計数
し、前記ノードステーシヨンは前記計数回路の計
数値が前記の与えられている順序に対応する値と
なつたとき前記送信権を獲得する。
次に図面を参照しながら本発明を詳細に説明す
る。第１図に本発明の通信システムの第１の実施
例の構成を示す。第１図は通信システムはノード
ステーシヨン１，２，３，４，５バス及びクロツ
クステーシヨン７とから構成されている。第２図
に本実施例に用いる信号ブロツクの構成を示す。
第２図の信号ブロツクは開始フラグSA、あて先
ステーシヨンアドレスDA、発信ステーシヨンア
ドレスSA、情報Ｉ及び終了フラグEFとから構成
されている。第３図に本実施例に用いるノードス
テーシヨン１，２，３，４，５及びクロツクステ
ーシヨン７のバスインタフエイス部の構成を示
す。第３図のステーシヨンはドライバ１１、レシ
ーバ１２、信号ブロツクの開始フラグSF、終了
フラグEFを検出するフラグ検出回路１３と、通
信開始信号を検出する開始信号検出回路１８、制
御回路１４、ORゲート１９、ORゲート１９の
出力パルスの数を計数し全ノードステーシヨン数
５に対応して計数値が５となると次は１から計数
を行なう計数回路１５と、時間の計数値がT0進
む毎にパルスを１個出力するタイマ１６とから構
成されている。
る。第１図に本発明の通信システムの第１の実施
例の構成を示す。第１図は通信システムはノード
ステーシヨン１，２，３，４，５バス及びクロツ
クステーシヨン７とから構成されている。第２図
に本実施例に用いる信号ブロツクの構成を示す。
第２図の信号ブロツクは開始フラグSA、あて先
ステーシヨンアドレスDA、発信ステーシヨンア
ドレスSA、情報Ｉ及び終了フラグEFとから構成
されている。第３図に本実施例に用いるノードス
テーシヨン１，２，３，４，５及びクロツクステ
ーシヨン７のバスインタフエイス部の構成を示
す。第３図のステーシヨンはドライバ１１、レシ
ーバ１２、信号ブロツクの開始フラグSF、終了
フラグEFを検出するフラグ検出回路１３と、通
信開始信号を検出する開始信号検出回路１８、制
御回路１４、ORゲート１９、ORゲート１９の
出力パルスの数を計数し全ノードステーシヨン数
５に対応して計数値が５となると次は１から計数
を行なう計数回路１５と、時間の計数値がT0進
む毎にパルスを１個出力するタイマ１６とから構
成されている。
本実施例の動作を第４図を用いて説明する。第
４図ａはバス６の信号図であり第４図ｂ及びｃは
フラグ検出回路１３終了フラグEFを検出した時
出力するパルス及びタイマ１６の出力パルスをそ
れぞれ矢印で示している。第４図ｄは計数回路１
５の計数値を示している。
４図ａはバス６の信号図であり第４図ｂ及びｃは
フラグ検出回路１３終了フラグEFを検出した時
出力するパルス及びタイマ１６の出力パルスをそ
れぞれ矢印で示している。第４図ｄは計数回路１
５の計数値を示している。
クロツクステーシヨン７は通信開始を示す信号
STを制御回路１４の制御によりドライバ１１を
起動しバス６に送出する。なお、信号STのあて
先ステーシヨンドレスDAはクロツクステーシヨ
ン７のアドレスとする。
STを制御回路１４の制御によりドライバ１１を
起動しバス６に送出する。なお、信号STのあて
先ステーシヨンドレスDAはクロツクステーシヨ
ン７のアドレスとする。
各ノードステーシヨンにおいては、バス６に送
出された信号ブロツクはレシーバ１２を介しフラ
グ検出回路１３及び開始信号検出回路１８に供給
される。フラグ検出回路１３が開始フラグSFを
検出した時に出力するパルスによりタイマ１６は
計数動作を停止し、終了フラグEFを検出した時
出力するパルスによりタイマ１６は時間の計数を
再開する。従つてタイマ１６はバス６が無信号状
態となる時間を計数する。開始信号検出回路１８
は供給された信号ブロツクのあて先ステーシヨン
ドレスDAがクロツクステーシヨン７のアドレス
であることにより信号STを検出し、信号STを検
出した時タイマ１６及び計数回路１５を０にリセ
ツトする。従つて第４図ｄに示すように信号ST
が検出されると計数回路１５の出力は０となる。
タイマ１６はフラグ検出回路１３からの信号ST
の開始フラグSFにもとずくパルスにより計数動
作を停止し、終了フラグEFにもとずくパルスに
より計数動作を開始する。このパルスはORゲー
ト１９を介し計数回路１５にも供給され、計数回
路１５は計数を１だけ進める。従つて第４図ｄに
示すように信号STのバスへの送出が終了すると
同時に計数回路１５の出力は１となる。計数回路
１５出力が１となることによりノードステーシヨ
ン１制御回路１４は送信権の獲得を認識しドライ
バ１１を起動し端子１７に供給された信号ブロツ
クB1をバス１に送出する。各ノードステーシヨ
ンのタイマ１６は、フラグ検出回路１３から供給
される信号ブロツクB1の開始フラグSFにもとず
くパルスにより直ちに計数動作を停止する。タイ
マ１６は信号STの終了フラグEFが検出された
時、計数を開始するがこのように直ちに停止する
ので、タイマ１６は計数を進めない。信号ブロツ
クB1の送出が終了すると、その終了フラグEFに
もとずくパルスが第４図ｂに示すようにフラグ検
出回路１３によりORゲート１９を介して計数回
路１５に供給される。これにより計数回路２の計
数値は２となりノードステーシヨン２が送信権を
獲得する。ノードステーシヨン２に送出すべき信
号が無い場合はバス６には何も送出されずバス６
は無信号状態となる。タイマ１６は信号ブロツク
B1の終了フラグEFにもとずくパルスにより時間
計数を開始し、バス６の無信号状態が時間T0継
続すると第４図ｃに示すようにパルス１個出力す
る。このパルスはORゲート１９を介し計数回路
１５に供給され、計数回路１５は計数値を１進め
て３とする。この計数値が３となることによりノ
ードステーシヨン３が送信権を獲得し信号ブロツ
クB3を送出する。以下同様にして、信号ブロツ
クのバス６への送出が終了する毎にフラグ検出回
路１３からパルスが第４図ｂに示すようにORゲ
ート１９の一方の入力端子に、バス６に無信号状
態が時間T0継続する毎にタイマ１５から第４図
ｃに示すようにORゲート１９の他方の入力端子
にパルスが供給され、その度毎に計数回路１５は
第５図ｄに示すように計数を１ずつ進める。計数
回路１５の計数値にもとずきノードステーシヨン
３につづきノードステーシヨン４，５が順に送信
機を獲得し信号ブロツクB4，B5をバス６に送出
する。ノードステーシヨン５の次はノードステー
シヨン１が送信権を獲得するように計数回路１５
は計数値５の次は計数値１を出力するよう構成さ
れている。従つて、第４図ａに示すように信号ブ
ロツクB5の送出終了後送信権はノードステーシ
ヨン１に戻り、信号ブロツクB1がバス６に送出
される。そして信号ブロツクB1の送出終了無信
号状態が時間2T0続くとノードステーシヨン４が
送信権を獲得し信号ブロツクB4をバス６に送出
する。
出された信号ブロツクはレシーバ１２を介しフラ
グ検出回路１３及び開始信号検出回路１８に供給
される。フラグ検出回路１３が開始フラグSFを
検出した時に出力するパルスによりタイマ１６は
計数動作を停止し、終了フラグEFを検出した時
出力するパルスによりタイマ１６は時間の計数を
再開する。従つてタイマ１６はバス６が無信号状
態となる時間を計数する。開始信号検出回路１８
は供給された信号ブロツクのあて先ステーシヨン
ドレスDAがクロツクステーシヨン７のアドレス
であることにより信号STを検出し、信号STを検
出した時タイマ１６及び計数回路１５を０にリセ
ツトする。従つて第４図ｄに示すように信号ST
が検出されると計数回路１５の出力は０となる。
タイマ１６はフラグ検出回路１３からの信号ST
の開始フラグSFにもとずくパルスにより計数動
作を停止し、終了フラグEFにもとずくパルスに
より計数動作を開始する。このパルスはORゲー
ト１９を介し計数回路１５にも供給され、計数回
路１５は計数を１だけ進める。従つて第４図ｄに
示すように信号STのバスへの送出が終了すると
同時に計数回路１５の出力は１となる。計数回路
１５出力が１となることによりノードステーシヨ
ン１制御回路１４は送信権の獲得を認識しドライ
バ１１を起動し端子１７に供給された信号ブロツ
クB1をバス１に送出する。各ノードステーシヨ
ンのタイマ１６は、フラグ検出回路１３から供給
される信号ブロツクB1の開始フラグSFにもとず
くパルスにより直ちに計数動作を停止する。タイ
マ１６は信号STの終了フラグEFが検出された
時、計数を開始するがこのように直ちに停止する
ので、タイマ１６は計数を進めない。信号ブロツ
クB1の送出が終了すると、その終了フラグEFに
もとずくパルスが第４図ｂに示すようにフラグ検
出回路１３によりORゲート１９を介して計数回
路１５に供給される。これにより計数回路２の計
数値は２となりノードステーシヨン２が送信権を
獲得する。ノードステーシヨン２に送出すべき信
号が無い場合はバス６には何も送出されずバス６
は無信号状態となる。タイマ１６は信号ブロツク
B1の終了フラグEFにもとずくパルスにより時間
計数を開始し、バス６の無信号状態が時間T0継
続すると第４図ｃに示すようにパルス１個出力す
る。このパルスはORゲート１９を介し計数回路
１５に供給され、計数回路１５は計数値を１進め
て３とする。この計数値が３となることによりノ
ードステーシヨン３が送信権を獲得し信号ブロツ
クB3を送出する。以下同様にして、信号ブロツ
クのバス６への送出が終了する毎にフラグ検出回
路１３からパルスが第４図ｂに示すようにORゲ
ート１９の一方の入力端子に、バス６に無信号状
態が時間T0継続する毎にタイマ１５から第４図
ｃに示すようにORゲート１９の他方の入力端子
にパルスが供給され、その度毎に計数回路１５は
第５図ｄに示すように計数を１ずつ進める。計数
回路１５の計数値にもとずきノードステーシヨン
３につづきノードステーシヨン４，５が順に送信
機を獲得し信号ブロツクB4，B5をバス６に送出
する。ノードステーシヨン５の次はノードステー
シヨン１が送信権を獲得するように計数回路１５
は計数値５の次は計数値１を出力するよう構成さ
れている。従つて、第４図ａに示すように信号ブ
ロツクB5の送出終了後送信権はノードステーシ
ヨン１に戻り、信号ブロツクB1がバス６に送出
される。そして信号ブロツクB1の送出終了無信
号状態が時間2T0続くとノードステーシヨン４が
送信権を獲得し信号ブロツクB4をバス６に送出
する。
次に本発明の第２の実施例について説明する。
本実施例の構成、信号ブロツクの構成、ノードス
テーシヨン及びクロツクステーシヨンの構成は第
１の実施例と同じでそれぞれ第１図、第２図、第
３図に示す。第１の実施例と異なる点は、第１の
実施例では信号STの送出終了後、バス６への送
信権はノードステーシヨン１，２，３，４，５の
中で巡回していたのに対し本実施例では、ノード
ステーシヨン５の次はクロツクステーシヨン７が
送信権を獲得し信号STをバス６送出するという
点である。従つて、ノードステーシヨン１，２，
３，４，５及びクロツクステーシヨン７の計数回
路１５計数値５の次は計数値０を出力するように
構成されている。
本実施例の構成、信号ブロツクの構成、ノードス
テーシヨン及びクロツクステーシヨンの構成は第
１の実施例と同じでそれぞれ第１図、第２図、第
３図に示す。第１の実施例と異なる点は、第１の
実施例では信号STの送出終了後、バス６への送
信権はノードステーシヨン１，２，３，４，５の
中で巡回していたのに対し本実施例では、ノード
ステーシヨン５の次はクロツクステーシヨン７が
送信権を獲得し信号STをバス６送出するという
点である。従つて、ノードステーシヨン１，２，
３，４，５及びクロツクステーシヨン７の計数回
路１５計数値５の次は計数値０を出力するように
構成されている。
本実施例におけるバス６の信号を第５図ａに、
フラグ検出回路１３が信号フラグEFを検出した
時出力するパルスを第５図ｂに、バス６の無信号
状態が時間T0継続する毎にタイマ１６より出力
されるパルスを第５図ｃに、計数回路１５の計数
値を第５図ｄに示す。
フラグ検出回路１３が信号フラグEFを検出した
時出力するパルスを第５図ｂに、バス６の無信号
状態が時間T0継続する毎にタイマ１６より出力
されるパルスを第５図ｃに、計数回路１５の計数
値を第５図ｄに示す。
ノードステーシヨン７が信号STをバス６供給
するとクロツクステーシヨン７及び各ノードステ
ーシヨンの開始検出回路１８は、これを検出し計
数回路１５及びタイマ１６をリセツトし、第１の
実施例と同様に送信権はノードステーシヨン１，
２，３，４，５をこの順で移動する。ノードステ
ーシヨン５から信号ブロツクB5の送出が終了す
ると計数回路１５は計数値５の次の値として計数
値０を出力する。この計数値０にもとずいてクロ
ツクステーシヨン７が送信権を獲得し信号STを
送出する。以下、ノードステーシヨン１，２，
３，４，５そしてクロツクステーシヨン７の順で
送信権は巡回する。
するとクロツクステーシヨン７及び各ノードステ
ーシヨンの開始検出回路１８は、これを検出し計
数回路１５及びタイマ１６をリセツトし、第１の
実施例と同様に送信権はノードステーシヨン１，
２，３，４，５をこの順で移動する。ノードステ
ーシヨン５から信号ブロツクB5の送出が終了す
ると計数回路１５は計数値５の次の値として計数
値０を出力する。この計数値０にもとずいてクロ
ツクステーシヨン７が送信権を獲得し信号STを
送出する。以下、ノードステーシヨン１，２，
３，４，５そしてクロツクステーシヨン７の順で
送信権は巡回する。
なお、第１及び第２の実施例に用いる信号ST
を含む信号ブロツクとして第２図に示す構成を有
するものを用いたが、各ノードステーシヨン及び
クロツクステーシヨンは計数回路１５の計数値に
より発信ステーシヨンのステーシヨンアドレスを
知ることができるので第２図の信号ブロツクの構
成において発信ステーシヨンアドレスSAは必ず
しも必要ではない。
を含む信号ブロツクとして第２図に示す構成を有
するものを用いたが、各ノードステーシヨン及び
クロツクステーシヨンは計数回路１５の計数値に
より発信ステーシヨンのステーシヨンアドレスを
知ることができるので第２図の信号ブロツクの構
成において発信ステーシヨンアドレスSAは必ず
しも必要ではない。
このように本発明によれば、バスへの発信権は
すべてのノードステーシヨンを定められた順序で
巡回するので通信トラフイツクが高くなつても各
ノードステーシヨンは確実に通信することができ
る。
すべてのノードステーシヨンを定められた順序で
巡回するので通信トラフイツクが高くなつても各
ノードステーシヨンは確実に通信することができ
る。
第１図は本発明の実施例における通信システム
のブロツク図であり、第２図は本実施例に用いる
信号ブロツクの構成を示す図、第３図は本実施例
に用いるノードステーシヨン及びクロツクステー
シヨンのブロツク図であり、第４図ａ〜ｄ及び第
５図ａ〜ｄは本実施例の動作を示すタイミング図
である。 第１図、第３図において、１，２，３，４，５
はノードステーシヨン、６はバス、７はクロツク
ステーシヨン、１１はドライバ、１２はレシー
バ、１３はフラグ検出回路、１４は制御回路、１
５は計数回路、１６はタイマ、１８は開始信号検
出回路を示す。
のブロツク図であり、第２図は本実施例に用いる
信号ブロツクの構成を示す図、第３図は本実施例
に用いるノードステーシヨン及びクロツクステー
シヨンのブロツク図であり、第４図ａ〜ｄ及び第
５図ａ〜ｄは本実施例の動作を示すタイミング図
である。 第１図、第３図において、１，２，３，４，５
はノードステーシヨン、６はバス、７はクロツク
ステーシヨン、１１はドライバ、１２はレシー
バ、１３はフラグ検出回路、１４は制御回路、１
５は計数回路、１６はタイマ、１８は開始信号検
出回路を示す。
Claims (1)
- １ クロツクステーシヨンと複数のノードステー
シヨンとがバスにより接続された通信システムに
おいて、前記クロツクステーシヨンは前記バスに
通信開始信号を送出し、前記ノードステーシヨン
は送信権を定められた順序で与えられているとと
もに、前記通信開始信号を検出する開始信号検出
回路と前記バスに送出される信号ブロツクの終了
を検出しその度毎にパルスを出力する終了検出回
路と前記開始信号検出回路が前記通信開始信号を
検出したときリセツトされるタイマ及び計数回路
とを有し、前記タイマは前記バスが無信号状態と
なる時間を計測するとともに前記無信号状態が定
められた時間経過する毎にパルスを出力し、前記
計数回路は前記終了検出回路からのパルスの数と
前記タイマからのパルスの数の和を計数し、前記
ノードステーシヨンは前記計数回路の計数値が前
記の与えられている順序に対応する値となつたと
き前記送信権を獲得することを特徴とするバス接
続による通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22902682A JPS59122151A (ja) | 1982-12-28 | 1982-12-28 | バス接続による通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22902682A JPS59122151A (ja) | 1982-12-28 | 1982-12-28 | バス接続による通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122151A JPS59122151A (ja) | 1984-07-14 |
| JPH0457139B2 true JPH0457139B2 (ja) | 1992-09-10 |
Family
ID=16885580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22902682A Granted JPS59122151A (ja) | 1982-12-28 | 1982-12-28 | バス接続による通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122151A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238639A (ja) * | 1985-08-14 | 1987-02-19 | Nitsuko Corp | マルチドロツプにおける伝送制御方式 |
| JPS6238637A (ja) * | 1985-08-14 | 1987-02-19 | Nitsuko Corp | マルチドロツプにおける伝送制御方式 |
-
1982
- 1982-12-28 JP JP22902682A patent/JPS59122151A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122151A (ja) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337465A (en) | Line driver circuit for a local area contention network | |
| US4719458A (en) | Method of data arbitration and collision detection in a data bus | |
| US4706082A (en) | Serial data bus for intermodule data communications | |
| US4332027A (en) | Local area contention network data communication system | |
| JP3604727B2 (ja) | マルチマスタシリアルバスシステム | |
| US4564838A (en) | Data communication network and method of communication | |
| EP0081821B1 (en) | System of local area contention networks | |
| JP2873514B2 (ja) | 多重伝送方法 | |
| US5065153A (en) | Contention control system | |
| US4710918A (en) | Composite data transmission system | |
| US4719620A (en) | Signal transmission system in a bus-type network | |
| EP0237839B1 (en) | Serial data bus for intermodule data communications and method of data arbitration and collision detection on a data bus | |
| JPH0457139B2 (ja) | ||
| JPH0457140B2 (ja) | ||
| GB2101457A (en) | Data communication system | |
| US6178177B1 (en) | Data-processing network having non-deterministic access, but having deterministic access time | |
| JPH0475696B2 (ja) | ||
| JPH036944A (ja) | 制御バスライン衝突防止装置 | |
| US5751974A (en) | Contention resolution for a shared access bus | |
| JPH0457141B2 (ja) | ||
| SU1290569A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
| JP2544860B2 (ja) | 信号伝送方式 | |
| EP0187679A2 (en) | Data transmission terminal | |
| JPH053478A (ja) | 多重通信制御装置 | |
| JPH0846632A (ja) | バス競合制御方式 |