JP2611722B2 - エラーフラグ出力回路 - Google Patents
エラーフラグ出力回路Info
- Publication number
- JP2611722B2 JP2611722B2 JP5113566A JP11356693A JP2611722B2 JP 2611722 B2 JP2611722 B2 JP 2611722B2 JP 5113566 A JP5113566 A JP 5113566A JP 11356693 A JP11356693 A JP 11356693A JP 2611722 B2 JP2611722 B2 JP 2611722B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- overtaking
- error
- error flag
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、誤り訂正復号等に用い
られるエラーフラグ出力回路に関する。
られるエラーフラグ出力回路に関する。
【０００２】
【従来の技術】従来の誤り訂正過程について、図５およ
び６を参照して説明する。
び６を参照して説明する。
【０００３】図５に例示する誤り訂正の過程は、同期パ
ルスで指示される同期ブロック毎に５段の行程で、パイ
プライン処理を行う。すなわち、符号語０が入力される
とまずシンドローム生成の演算が施され、後続の同期ブ
ロックで順次に誤り位置・数値の導出、エラーロケーシ
ョン・エラーパターンの導出、訂正判定、訂正の各演算
をパイプライン処理で行う。同期はずれが生じなけれ
ば、図５のように、各同期ブロックのデータ列の符号長
が欠落すること無く、正しい誤り訂正が行われる。
ルスで指示される同期ブロック毎に５段の行程で、パイ
プライン処理を行う。すなわち、符号語０が入力される
とまずシンドローム生成の演算が施され、後続の同期ブ
ロックで順次に誤り位置・数値の導出、エラーロケーシ
ョン・エラーパターンの導出、訂正判定、訂正の各演算
をパイプライン処理で行う。同期はずれが生じなけれ
ば、図５のように、各同期ブロックのデータ列の符号長
が欠落すること無く、正しい誤り訂正が行われる。
【０００４】もし同期はずれを起こしたときには、図６
に例示するように、符号語０ないし３は正しく同期して
いるが、符号語４’のところで同期はずれを起こし、符
号語５から正しい同期に戻った場合、符号語０は、シン
ドローム生成から、誤り位置・数値導出、エラーロケー
ション・エラーパターン導出、訂正判定までは正しく行
うことができるが、訂正を行うところで、同期ブロック
が中断される。このとき、各演算行程は同期パルスによ
りリセットされるので、符号語０の訂正の途中におい
て、次の符号語１が訂正の行程に入ってしまい、符号語
０は、符号語１が入って来るまでは正しく訂正される
が、符号語１が入った以降は正しい訂正ができなくなっ
てしまう。
に例示するように、符号語０ないし３は正しく同期して
いるが、符号語４’のところで同期はずれを起こし、符
号語５から正しい同期に戻った場合、符号語０は、シン
ドローム生成から、誤り位置・数値導出、エラーロケー
ション・エラーパターン導出、訂正判定までは正しく行
うことができるが、訂正を行うところで、同期ブロック
が中断される。このとき、各演算行程は同期パルスによ
りリセットされるので、符号語０の訂正の途中におい
て、次の符号語１が訂正の行程に入ってしまい、符号語
０は、符号語１が入って来るまでは正しく訂正される
が、符号語１が入った以降は正しい訂正ができなくなっ
てしまう。
【０００５】符号語１については、シンドローム生成か
ら、誤り位置・数値導出、エラーロケーション・エラー
パターン導出までは正しく行うことができるが、訂正判
定の途中から次の符号語２が入力され、正しい判定がで
きなくなる。以降、符号語２ないし４についても、各過
程の途中で次の符号語が入力されてしまい、正しい演算
処理ができなくなる。
ら、誤り位置・数値導出、エラーロケーション・エラー
パターン導出までは正しく行うことができるが、訂正判
定の途中から次の符号語２が入力され、正しい判定がで
きなくなる。以降、符号語２ないし４についても、各過
程の途中で次の符号語が入力されてしまい、正しい演算
処理ができなくなる。
【０００６】
【発明が解決しようとする課題】上述のように従来の誤
り訂正過程では、同期はずれに対する対策がされておら
ず、他の符号語と区別することなく処理を行っていたた
め、同期はずれが生じた場合に誤訂正を行って出力して
しまう。
り訂正過程では、同期はずれに対する対策がされておら
ず、他の符号語と区別することなく処理を行っていたた
め、同期はずれが生じた場合に誤訂正を行って出力して
しまう。
【０００７】本発明の目的は、同期はずれした際に誤訂
正を行わず、適切な対応を行うことができるようエラー
フラグ出力回路を提供することにある。
正を行わず、適切な対応を行うことができるようエラー
フラグ出力回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のエラーフラグ出
力回路は、誤り訂正を施すべき入力データの一定符号長
のブロックごとのスタートを示すスタートパルスと前記
ブロックのエンドを示すエンドパルスとを受信して、前
記スタートパルスが前記エンドパルスを追い越したのを
検出するパルス追い越し検出手段と、前記パルス追い越
しの検出に応じて、その追い越しタイミングから、前記
誤り訂正に要する前記ブロックの個数分にわたる期間を
示すエラーフラグを出力するフラグ発生手段とを備えて
いる。
力回路は、誤り訂正を施すべき入力データの一定符号長
のブロックごとのスタートを示すスタートパルスと前記
ブロックのエンドを示すエンドパルスとを受信して、前
記スタートパルスが前記エンドパルスを追い越したのを
検出するパルス追い越し検出手段と、前記パルス追い越
しの検出に応じて、その追い越しタイミングから、前記
誤り訂正に要する前記ブロックの個数分にわたる期間を
示すエラーフラグを出力するフラグ発生手段とを備えて
いる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例のブロック図であ
る。本実施例では、パイプライン処理（図示は省略）の
各同期ブロックでの入力データの開始タイミングをスタ
ートパルス１の立上りで、また入力データの終了タイミ
ングをエンドパルス２の立上りでそれぞれ表わす。パル
ス追い越し検出回路３は、スタートパルス１の立上りが
エンドパルス２の立下りを追い越したのを検出した場
合、追い越したスタートパルス１の立上りタイミングを
フラグ発生回路４へ通知し、追い越したスタートパルス
１の立上り位置から、訂正に要する同期ブロック長にわ
たってエラーフラグを出力させる。パイプライン処理で
は、エラーフラグ５のパルス立上りの間、訂正を行わ
ず、次段の行程での訂正、補間などの処理に任せる。
る。本実施例では、パイプライン処理（図示は省略）の
各同期ブロックでの入力データの開始タイミングをスタ
ートパルス１の立上りで、また入力データの終了タイミ
ングをエンドパルス２の立上りでそれぞれ表わす。パル
ス追い越し検出回路３は、スタートパルス１の立上りが
エンドパルス２の立下りを追い越したのを検出した場
合、追い越したスタートパルス１の立上りタイミングを
フラグ発生回路４へ通知し、追い越したスタートパルス
１の立上り位置から、訂正に要する同期ブロック長にわ
たってエラーフラグを出力させる。パイプライン処理で
は、エラーフラグ５のパルス立上りの間、訂正を行わ
ず、次段の行程での訂正、補間などの処理に任せる。
【００１１】図２は本実施例のパルス追い越し検出回路
３の構成例を示すブロック図であり、図３は本実施例の
フラグ発生回路４の構成例を示すブロック図である。ま
た図４は本実施例の動作を例示する信号タイミング図で
ある。図２においてフリップフロップ６は、スタートパ
ルス１の立上りでセットされ、エンドパルス２の立上り
でリセットされ、その出力信号ａをフリップフロップ７
がスタートパルス１の立上りで読み取り、追い越しパル
スとして出力する。図３において、追い越しパルスと、
これをスタートパルス１の１周期（Ｔ）ずつ遅延させる
遅延器８−１ないし８−３を順次に通した遅延パルスと
を、オア（ＯＲ）ゲート９に通して、エラーフラグ５を
出力させる。
３の構成例を示すブロック図であり、図３は本実施例の
フラグ発生回路４の構成例を示すブロック図である。ま
た図４は本実施例の動作を例示する信号タイミング図で
ある。図２においてフリップフロップ６は、スタートパ
ルス１の立上りでセットされ、エンドパルス２の立上り
でリセットされ、その出力信号ａをフリップフロップ７
がスタートパルス１の立上りで読み取り、追い越しパル
スとして出力する。図３において、追い越しパルスと、
これをスタートパルス１の１周期（Ｔ）ずつ遅延させる
遅延器８−１ないし８−３を順次に通した遅延パルスと
を、オア（ＯＲ）ゲート９に通して、エラーフラグ５を
出力させる。
【００１２】図４の時刻Ａにおいて同期はずれを起こし
た時、図６に例示したパイプライン処理では、符号語０
の訂正行程の途中で、次の符号語１の訂正行程に移行し
てしまい、同様に符号語２ないし４についてもそれぞれ
演算工程の途中で次の工程に移行してしまい、正しい誤
り訂正ができなくなる。
た時、図６に例示したパイプライン処理では、符号語０
の訂正行程の途中で、次の符号語１の訂正行程に移行し
てしまい、同様に符号語２ないし４についてもそれぞれ
演算工程の途中で次の工程に移行してしまい、正しい誤
り訂正ができなくなる。
【００１３】このような場合、本実施例では、符号語０
の途中の同期はずれ位置から符号語４までは、パイプラ
イン処理に対しエラーフラグ５を与えて、そのパルス立
上り期間中におけるパイプライン処理での誤り訂正を行
わせず、パイプライン処理の次段での訂正、補間の処理
に任せるようにする。
の途中の同期はずれ位置から符号語４までは、パイプラ
イン処理に対しエラーフラグ５を与えて、そのパルス立
上り期間中におけるパイプライン処理での誤り訂正を行
わせず、パイプライン処理の次段での訂正、補間の処理
に任せるようにする。
【００１４】すなわち、図２のパルス追い越し検出回路
３は、同期はずれ時に、エンドパルス２を追い越して現
われたスタートパルス１の立上りタイミングのときまだ
リセットされていない信号ａを読み取り、追い越しパル
スを立上らせ、その直後に同期回復すると、丁度スター
トパルス１の周期（Ｔ）と等しいパルス幅の追い越しパ
ルスを発生する。図３のフラグ発生回路４は、この追い
越しパルスを受け、訂正を中止させる期間、例えば図６
のパイプライン処理の場合には４つの同期ブロックにわ
たる期間だけ保持させたエラーフラグ５を出力する。
３は、同期はずれ時に、エンドパルス２を追い越して現
われたスタートパルス１の立上りタイミングのときまだ
リセットされていない信号ａを読み取り、追い越しパル
スを立上らせ、その直後に同期回復すると、丁度スター
トパルス１の周期（Ｔ）と等しいパルス幅の追い越しパ
ルスを発生する。図３のフラグ発生回路４は、この追い
越しパルスを受け、訂正を中止させる期間、例えば図６
のパイプライン処理の場合には４つの同期ブロックにわ
たる期間だけ保持させたエラーフラグ５を出力する。
【００１５】通常、上述のように同期はずれを生じた場
合には、図４について説明したように、そのとき訂正よ
りも前の行程にあった符号語については、正しい訂正が
不可能であるとみなされるから、それらの符号語に対し
て訂正を行わないよう、エラーフラグを出力して、次段
の行程で訂正、補間などの処理に任せるのが、回路規模
を大きくせずに済み、実用上好適である。
合には、図４について説明したように、そのとき訂正よ
りも前の行程にあった符号語については、正しい訂正が
不可能であるとみなされるから、それらの符号語に対し
て訂正を行わないよう、エラーフラグを出力して、次段
の行程で訂正、補間などの処理に任せるのが、回路規模
を大きくせずに済み、実用上好適である。
【００１６】
【発明の効果】以上説明したように本発明によれば、従
来は無防備の状態で同期はずれ時に誤訂正を起こしてい
たのに対し、エラーフラグを与えて訂正を強行させずに
次段での訂正、補間の処理に任せることにより、回路規
模を大きくせず、誤訂正の悪影響を防ぐことができる。
来は無防備の状態で同期はずれ時に誤訂正を起こしてい
たのに対し、エラーフラグを与えて訂正を強行させずに
次段での訂正、補間の処理に任せることにより、回路規
模を大きくせず、誤訂正の悪影響を防ぐことができる。
【図１】本発明の一実施例を示すブロック図。
【図２】本発明の一実施例のパルス追い越し検出回路の
構成例を示すブロック図。
構成例を示すブロック図。
【図３】本発明の一実施例のフラグ発生回路の構成例を
示すブロック図。
示すブロック図。
【図４】本発明の一実施例の動作例を示す信号タイミン
グ図。
グ図。
【図５】本発明を適用する誤り訂正過程を説明するため
の信号タイミング図。
の信号タイミング図。
【図６】本発明を適用する誤り訂正過程にて同期はずれ
が生じた場合の信号タイミング図。
が生じた場合の信号タイミング図。
１ スタートパルス ２ エンドパルス ３ パルス追い越し検出回路 ４ フラグ発生回路 ５ エラーフラグ ６，７ フリップフロップ ８−１〜８−３ 遅延器 ９ オアゲート
Claims (3)
- 【請求項１】 誤り訂正を施すべき入力データの一定符
号長のブロックごとのスタートを示すスタートパルスと
前記ブロックのエンドを示すエンドパルスとを受信し
て、前記スタートパルスが前記エンドパルスを追い越し
たのを検出するパルス追い越し検出手段と、前記パルス
追い越しの検出に応じて、その追い越しタイミングか
ら、前記誤り訂正に要する前記ブロックの個数分にわた
る期間を示すエラーフラグを出力するフラグ発生手段と
を備えていることを特徴とするエラーフラグ出力回路。 - 【請求項２】 前記パルス追い越し検出手段は、前記ス
タートパルスでセットされ、前記エンドパルスでリセッ
トされる第１のフリップフロップと、該第１のフリップ
フロップの送出信号を前記スタートパルスのタイミング
で読み取り送出する第２のフリップフロップを有する請
求項１記載のエラーフラグ出力回路。 - 【請求項３】 前記フラグ発生手段は、前記パルス追越
し検出手段の出力パルスと、それを順次に前記スタート
パルスの１周期分ずつ遅延させたパルスとの論理和信号
を前記エラーフラグとして出力する請求項１記載のエラ
ーフラグ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5113566A JP2611722B2 (ja) | 1993-05-17 | 1993-05-17 | エラーフラグ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5113566A JP2611722B2 (ja) | 1993-05-17 | 1993-05-17 | エラーフラグ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326619A JPH06326619A (ja) | 1994-11-25 |
| JP2611722B2 true JP2611722B2 (ja) | 1997-05-21 |
Family
ID=14615512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5113566A Expired - Lifetime JP2611722B2 (ja) | 1993-05-17 | 1993-05-17 | エラーフラグ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611722B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2526730B2 (ja) * | 1990-10-22 | 1996-08-21 | 株式会社ノーリツ | 通信システムにおける通信エラ―検出方法 |
-
1993
- 1993-05-17 JP JP5113566A patent/JP2611722B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326619A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| JPS6226103B2 (ja) | ||
| KR910001056B1 (ko) | 정보기억장치 | |
| JPH04315332A (ja) | 誤り訂正装置 | |
| KR0148004B1 (ko) | 착오 정정장치 | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JPH06162669A (ja) | 同期符号抽出回路 | |
| JPH0439818B2 (ja) | ||
| JPS62141875A (ja) | 復号誤り伝播防止方式 | |
| JP2785718B2 (ja) | 誤り訂正方式 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPH0531973B2 (ja) | ||
| JPH0152937B2 (ja) | ||
| JPH06225273A (ja) | 誤り訂正装置 | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| JPS61214023A (ja) | スリツプ検出方式 | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| JPH09298532A (ja) | 信号受信回路 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| JPH088508B2 (ja) | 符号同期回路 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPH04291863A (ja) | メモリ読み出し制御回路 | |
| JPH049342B2 (ja) | ||
| JPH1028146A (ja) | 符号誤り訂正装置 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |