KR910001056B1 - 정보기억장치 - Google Patents

Abstract

내용 없음.

Description

정보기억장치

제1도는 본 발명의 일 실시예에 의한 정보기억장치의 기록 포맷의 블록도.

제2도는 본 발명의 일 실시예에 의한 정보기억장치의 요부를 표시한 블록도.

제3도는 제2도에 표시한 각부의 출력 상태도.

제4도 및 제5도는 각각 종래의 정보기억장치의 기록 포맷을 표시한 설명도.

* 도면의 주요부분에 대한 부호의 설명

2,2a,2b,2c,2d : 동기부 3a : 디지털정보

3 : 검사심볼 10 : 검출수단

14 : 소심플래그 발생수단 15,16 : 복호수단

가 : 에러정정부호어 나 : 소실플래그

도면중 동일부호는 동일 또는 상당부분을 표시함.

본 발명은 디지털정보의 기억장치의 에러(error) 정정방식에 관한 것으로 특히 에러부호의 정정에 필요한 소실플래그의 발생방법에 관한 것이다.

제4도는 예를 들면 일경 엘렉트로닉스 1983년 11월 21일 호 205면에 기술된 정보기억장치에 기억되어 있는 에러정정부호군의 기록포맷을(format)을 예시한 설명도이다.

단, 부호구성등은 상이하다.

도면에 있어서 1은 프리앰블(PREAMBLE)부이고 이것은 정보재생시의 클럭의 생서을 용이하게 하기위한 구간으로 어느 주기성이 높은 특정패턴 예를 들면 "100"이 반복 기록되는 구간이다. 동기부(2)는 디지털 정보(3a)와 검사심볼(3b)로 구성되는 데이터부의 데이터 동기를 하는 고유패턴을 구비한 구간이고, 이 동기부(2)는 데이터부(3a), (3b)의 선두부 이외에 데이터부(3a), (3b)중에 주기적으로 배치된다.

제4도의 예에서는 12바이트를 1개의 블록으로하고 이 분할 블록마다에 1바이트의 동기부(2)를 부가하고 있다. 정보 장치의 기록방향은 프리앰블부(1), 동기부(2)에 계속하여 데이터부(3a), (3b)의 D1,D131,D261,D391,D2,D132,…의 차례이다.

한편 에러정정부호어(가)는 횡방향으로 4개 비치한다. 1개의 부호어(가)는 130바이트의 디지털정보(3a)와 16바이트의 검사심볼(3b)로 구성되며 해밍거리(gamming distance)(17)의 (146), (130), (17) 리드솔로몬(reed-salomon)부호이다.

이 리드솔로몬부호의 정정 능력은 에러위치가 불명한 에러데이터수 (E). 에러위치가 판명된 에러데이터수(F). 해밍거리를 D로 하면

F+2.E＜D………………………………………………………………………(1)

를 만족하는 범위에서 정확하게 정정처리 할 수 있다. 그런데 통상에러위치는 불명하므로

2.E＜D …………………………………………………………………………(2)

가 된다.

이상과 같은 기록 포맷에 있어서 제5도에 표시한 바와 같은 재생이 에러기록 매체의 결함등으로 발생한 경우를 생각한다.

X표로 표시한 에러 A에 있어서 데이터 재생불량이 장기간에 걸쳐 계속하므로 재생클럭에 △표로 표시한 바와 같이 비트스립(bitslip) 즉 데이터의 수에 대하여 재생클럭의 수가 어긋나는 상태가 발생할 때 데이터의 동기 어긋남이 발생하여 다음에 정확하게 동기부(2d)가 감출될때까지 데이터는 에러 표시된다.

즉 도면중 △표의 데이터부가 에러표시된다. 에러 B등의 짧은 에러 비트스립(bit slip)을 발생하지 않는다.

제5도는 에러발생의 예에서는 에러 A에 의하여 각 에러정정부호어(가)에 7바이트의 에러를 생기게 한다. 따라서 이 예에서는 식(2)에서 위치를 특정하는 수단을 갖지 않으므로 후의 1바이트의 에러까지만 정정할 수 있게 된다. 더우기(146), (130), (17)리드 솔로몬 부호의 정정방법에 대해서는 여기에서 상세하게 기술하지 않지만 예를 들면 USP 4,162,480호나 전자통신학회연구회 자료 PRL 73-77(1974년 1월)에 의한 방법이 있다.

이와 같이 종래 장치에서는 비트스립에 의한 에러를 특정할 수 없고 즉 에러위치가 불분명한체 에러정정을 하지 않으면 아니되고 에러정정시에의 비트스립은 커다란 부담이 된다는 문제점이 있다.

이 방법은 상기와 같은 문제점을 해소하기 위하여 창안된 것으로서 비트스립에 위한 에러위치를 특정할 수 있고 에러정정부호어의 정정능력을 유효하게 이용할 수 있는 정보기억장치를 얻는 것을 목적으로 한다.

이 발명에 의한 정보기억장치는 디지털 정보와 검사심볼로 구성되는 에러정정부호어를 복수로 보유하고 이 복수의 에러정정부호어를 상기 부호어와 상이한 복수의 블록에 동등 분할하여서 된 분할블록의 각각에 부여된 데이터 동기용의 동기부를 가진 에러정정부호군을 기억하는 정보기억장치에 있어서 디지털 정보의 판독시에 동기부의 연속된 에러를 검출하는 검출수단, 이 검출신호에 상응하여 상기 에러가 끼워져 있는 전후의 바르게 검출된 동기부 사이에 소실플래그가 설정되도록 소실플래그를 발생시키는 플래그 발생수단, 그리고 상기의 소실플래그를 참조하여 에러정정부호어를 복호화하는 복호수단을 구비한 것이다.

이 발명에 있어서는 검출수단에 의하여 동기부가 연속하여 에러된 것을 검출하여 비트스립에 의한 에러정정부호어의 재생이 에러위치를 특정하고 이 에러위치에 소실플래그를 설정하여서 에러부호의 정정능력을 유효하게 이용한다. 이하에서 이 발명의 일 실시예를 도면에 따라 설명한다.

제1도는 본 발명의 일 실시예에 의한 정보기억장치에 기억되는 에러정정부호군의 기록 포맷을 설명하기 위한 설명도이고 도면에 있어서 2,2a,2b,2c,2d는 동기부, 3a는 데이터부의 디지털 정보, (가)는 에러정정부호어, (나)는 소실플래그, X표는 매체의 결함등이며 에러부분을 표시한다. 에러 A에 있어서는 비트스립이 생기고 있고 에러 B에서는 비트스립이 생기지 않는 것으로 한다.

동기부(2)는 12바이트로 구서되는 분할블록 마다에 데이터부(3a), (3b)에 삽입되어 있고 동기부(2b), (2c)가 연속하여 잘못되었을 때 직전에 정확하게 검출된 동기부(2a)에서 다음에 정확하게 검출된 동기부(2d)까지의 에러정정부호의 (가)에 소실플래그(나)를 설정한다.

제2도는 이 발명에 관한 검출수단, 소실플래그 발생의 수단, 복호수단의 일 실시예를 표시한 블록도이고 제3도는 그 각부의 출력 상태도를 표시한 것이다.

제3도는 횡방향으로 시간의 경과를 표시한다. 도면에 있어서 4는 입력단자 5는 클럭재생부, 6은 동기검출부, 7,8은 카운터, 9는 플립플롭, 10,11은 카운터, 12,13은 레지스터, 14는 소실플래그 발생부, 15는 에러정정보, 16은 데이터 재생부, 17은 입상에지, 18은 NAND, 19는 인버터, 20은 출력단자이다.

입력단자(A)에서 출력단자(20)사이의 신호의 흐름에 있어서 카운터(10)는 동기부의 연속된 에러를 검출하는 검출수단, 소실플래그 발생부(14)는 에러가 끼워져 있는 전후의 바르게 검출된 동기부 사이에 소실플래그를 세우는 소실플래그 발생수단, 에러정정부(15)와 데이터재생부(16)는 소실플래그를 참조하여 에러정정부호어를 복호하는 복호수단에 상당한다.

다음은 본 발명의 구성에 따른 회로동작을 구체적으로 설명한다. 디지털 정보의 판독시에 기록매체에서 얻어진 재생신호는 입력단자(4)에서 입력되며 클럭재생부(5) 및 동기검출부(6)에 이송된다. 클럭재생부(5)에서는 재생신호의 복호에 필요한 클럭을 작성하여 카운터(7)와 (8)을 동기시킴과 동시에 복호수단의 데이터재생부(16)로 제공한다.

동기 검출부(6)에서는 상기 재생신호로부터 동기부(2)를 검출하고 동기 검출신호(b)를 출력한다. 카운터(7)는 동기부(2)의 간격에 상응하는 13바이트 마다에 신호(C)를 출력한다.

즉, 상기의 카운터(7)는 상기의 클럭재생부(5)의 출력으로 동기되며 계수되고 그리고 동기검출부(7)에서 출력되는 동기검출신호 b에 의하여 리세트되기 때문에 13바이트의 데이터가 입력단자(4)로부터 제공될 때마다 상기 신호 C가 출력된다. 카운터(8)는 카운터(7)의 출력(C)를 검출하며 "1"이 되고 일정시간마다에 "0"의 펄스를 발생시키는 신호(d)를 작성한다. 즉 신호(d)는 재생신호중 동기부(2)가 검출되지 않아도 동기부(2)의 대략 중앙에서 발생하는 펄스이다.

구체적으로는 상기 카운터(7)는 입력단자(4)를 통하여 입력되는 재생신호중 동기부 간격에 상응하는 13바이트의 데이터가 입력될때마다 발생되는 c신호를 로드하기 때문에 동기부(2)의 중앙에서 펄스 d가 발생되도록 한 것이다.

플립플롭(9)의 출력(e)은 신호(d)이 입상으로 세트되며 동기 검출신호(b)에 의하여 리세트된다. 즉, 입상에지(17)는 상기 카운터(7)의 출력신호에서 그 입상에지를 검출한때에 "0"의 펄스가 출력되어 상기 플립플롭(9)을 세트시킨다. 또한 플립플롭(9)은 상기 동기검출부(6)의 출력신호로 리세트된다.

이 신호(e)와 신호(d)에 의하여 재생신호중 동기부(2)가 검출되지 않은 때에만 펄스가 출력되는 신호(f)가 작성된다.

상기 카운터(7)에서 동기부 간격인 13바이트가 정상적으로 입력될 때 소정신호 C를 출력하고 그리고 이 신호가 카운터(8)에 입력되어 소정펄스 d로 바뀌어 출력되는 바, 상기의 동기검출신호 b와 함께 상기 신호 d를 이용하여 연속에러를 검출하는데 사용된다.

이러한 에러검출수단으로 이용되는 카운터(10)는 신호(f)의 펄스가 설정치 예를 들면 2회 이상 오면 "0"이 되는 카운터이고 동기 검출신호부(b)에 의하여 세트 "1"된다.

즉, 동기부(2)의 예정위치 이외에서 동기부가 검출될 때 상기 신호(f)에 의해 동기부의 연속에러검출수단인 카운터(10)는 "0"을 출력한다. 한편, 카운터(11)는 동기검출부(6)에서 플리앰블부(1) 직후의 선두의 동기부(2)를 검출한때 리세트하고 상기 카운터(8)로부터 출력되는(d)로 계수하는 구성으로 되어있기 때문에 재생신호의 데이터부중의 동기부(2)가 선두에서 몇번째의 것인가를 표시하는 플레임 번호(h)를 출력한다.

즉, 재생신호의 데이터중 동기부2가 선두에 대해 어떤 번호인지의 정보를 출력하는 카운터(11)의 출력 신호 h를 입력하는 레지스터(12)는 상기 동기검출부(6)에서 출력된 동기검출신호 b와 상응하는 동기부(2)를 검출할때마다 플래임 번호를 일시 기억한다.

상기 카운터(9)에서 출력되는 에러의 검출정보신호(g)에 의해 동기되는데, 레지스터(12) 및 카운터(11)의 출력인 플레임 번호를 기억한다.

레지스터(13)는 상기의 카운터(10)로부터 출력되는 엔속에러검출 정보신호 g에 의해 동기되어 신호 X,Y를 출력하는데, 출력(X)은 비트스립이 생긴 에러 A의 직전에 검출한 바른 동기부(2)에 대응하는 플레임 번호(i)를 출력(y)은 비트스립후 처음 검출한 바른 동기부(2)에 대응하는 플레임 번호(i+3)를 출력한다. 여기서 i와 i+3은 제1도에 도시된 바와 같이 일예로서 에러가 발생된 프레임을 근거로하여 설정하였다.

이들의 출력(x),(y)은 소실플래그 발생부(14)에서 에러가 끼워져 있는 전후의 정확하게 검출된 동기부(2a),(2d)의 사이의 데이터에 소실플래그(나)를 발생함과 함께 에러정정부(15)에 출력한다. 복호수단의 데이터 재생부(16)는 동기 검출신호(b) 및 클럭재생부(5)에서 작성된 클럭에서 데이터를 "1","0"으로하는 블록이다.

복호수단의 에러 정정부(15)에서는 이 복호신호를 입력하고 소실플래그(나)를 참조하여 에러정정부호어를 정정하고 출력단자에(20)에 출력한다. 출력단자(20)에서는 예를 들면 계산기에 접속된다. 에러정정부(20)에서는 예를 들면 계산기에 접속된다.

에러정정부(15)에서 정정수단으로서는 종래와 같으므로 여기에서는 상세하게 설명하지 않는다. 여기에서 제1도에 표시한 바와 같이 에러가 없는 데이터에도 소실플래그(나)가 발생하고 있다.

이 에러 부분 정정에는 불이익하지만 에러부분에 소실플래그(나)가 설정되는 이점도 크다 즉 제2도의 예에서 표시하면 에러 A에 의한 수실의 수는 9이다.

따라서 상기(1) 식에서 F=9가 되고 9+2. E＜7에서 남은 에러 정정능력을 계산할 수 있어 후 3바이트(E=3)까지의 데이터 에러를 정정할 수 있는 능력을 가진다. 한편 소실플래그(나)가 없는때의 에러정정능력은(2)식이 적용되고 후 1바이트의 잘못까지만 정확하게 정정할 수 있다.

상기에서 1개의 예이지만 비트스립이 발생한때는 집중하여 잘못이 발생하는 것을 고려하면 비트스립이 발생위치를 특정하는 수단은 에러 정정 능력의 향상에 유효한 것이다. 더우기 동기부의 에러가 연속하지 않는 경우는 에러의 크기가 작으므로 비트스립이 생길 가능성이 적어 소실플래그를 세울 필요는 없다.

상기 실시예에서는 2개 이상의 연속된 동기부의 에러를 검출하도록 하고 있지만 어느정도 긴 에러가 일어나더라도 비트스립이 생기지 않는때에는 연속된 동기부의 에러 계수의 검출을 2개는 아니고 3개 이상의 가변으로하고 설정치이상 연속하여 에러된때에 검출하도록하면 된다.

이것은 카운터(10)에 의하여 간단하게 가변으로 할 수 있다. 또, 상기 실시예에서는 소실플래그를 세우는 방법으로서 플래임번호를 주목해서 하는 방법을 사용하였지만 이것은 다른 방법이어도 좋다.

이상과 같이 본 발명에 의하면 디지털 정보와 검사심볼로 구성되는 에러정정부호어를 복수가지고 이 복수의 에러정정부호어를 상기 부호어와 상이한 복수의 블록에 동등 분할하여서된 분할블록의 각기에 부여된 데이터 동기용의 동기부를 가진 에러정정부호군을 기억하는 정보기억 장치에 있어서 디지털 정보의 판독시에 동기부의 에러잘못을 검출하는 검출수단이 검출시호에 상응하여 상기 에러가 끼워져 있는 전후의 정확하게 검출된 동기부 사이에 소실플래그를 설정하는 소실플래그 발생수단 및 소실플래그를 참조하여 에러정정부호어를 복호하는 복호수단을 구비한것에 의하여 비트스립의 위치를 특정할 수 있고 에러정정부호 능력을 유효하게 이용할 수 있는 정보 기억장치를 얻을 수 있는 효과가 있다.

Claims (2)

1. 디지털정보와 검사심볼로 구성되는 에러정정부호어를 복수보유하고 이 복수의 에러정정부호어를 상기 부호어와 상이한 복수의 블록에 등분할하여서된 분할블록의 각기에 부여된 데이터동기용의 동기부(2)를 가진 에러정정부호군을 기억하는 정보기억장치에 있어서 상기 디지털 정보의 판독시에 상기 동기부의 연속된 에러를 검출하는 검출수단(10)이 검출신호에 상응하여 상기 에러가 끼워져있는 전후의 정확하게 검출된 동기부 사이에 소실플래그를 설정하는 소실플래그 발생수단(14) 및 상기 소실플래그를 참조하여 상기 에러정정부호어를 복호하는 복호수단(15) 및 (16)을 구비한 것을 특징으로 하는 정보기억장치.
2. 제1항에 있어서 소실플래그 발생수단(14)은 동기부의 연속하여 에러 계수가 설정치이상인 때에 소실플래그를 세우는 것을 특징으로 하는 정보기억장치.

Images