JPS62206928A - 情報記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、情報記憶装置に関し、特にディジタル情報
記憶装置のデータ再生のために同期をかけなおす方法に
関するものである。

〔従来の技術〕

第４図は例えば日経エレクトロニクス１９８３年１１月
２１日号２０５ページに示される情報記憶装置の記録フ
ォーマットに相当する図である。但し、符号構成等は異
なっている０図において、１はプリアンプル部であり、
これは情報再生時のクロックの生成を容易にするための
区間で、ある周期性の高い特定のパターン、例えば“１
００”が繰り返し記録される区間である。同期部２はデ
ータ部３のデータ同期を行う固有パターンを備える区間
であり、この同期部２はデータ部３の先頭部以外に、デ
ータ部３中に周期的に配置される。第４図の例では、１
２バイトごとに１バイトの同期部を付加している。そし
て記録方向はプリアンプル部１、同期部２に続きデータ
部３のＤｉ　、　　Ｄ１３１　、　Ｄ２６１　、　　Ｄ
３９１　、　　Ｄ２　、　　Ｄ１３２　、　・・・の順
である。

一方、誤り訂正符号語は横方向に４本備える。

一つの符号語は１３０バイトのディジタル情報と、１６
ハイトの検査シンボルとで構成され、ハミング距離１７
の（１４６，１３０，１７）　　リードソロモン符号で
ある。このリードソロモン符号の訂正能力は、誤り位置
の不明な誤りのデータ数Ｅ、誤り位置の判明した誤りデ
ータ数Ｆ、ハミング距離りとすると、 Ｆ＋２・ＥＮＤ　　　　　　・・・（１）を満足する範
囲で正しく訂正処理できる。しかるに、通常誤り位置は
不明であるので、 ２・Ｅ＜Ｄ　　　　　　　　・・・（２）となる。

〔発明が解決しようとする問題点〕

以上のような記録フォーマットにおいて、第５図に示す
ような再生誤りが記録媒体の欠陥等で発生した場合を考
える。誤りＡにおいて、データ再生不良が長期間に渡っ
て続くので、再生クロックにビットスリップ、即ちデー
タの数に対し再生クロックの数がずれるという状態が生
じた時データの同期ずれを生じ、次に正しく同期部２が
検出されるまでデータは誤りとなる。即ち、図中Δ印の
データ部が誤りとなる。誤りＢ等の短い誤りはビットス
リップを生じない。第５図の誤り例では、誤りＡにより
各誤り訂正符号語に７バイトの誤りを起こす。この例で
は、誤り位置を特定する手段を持たないので前記（２）
式より、あと１バイトの誤りまでしか訂正できないこと
になる。

なお、（１４６，１３０，１７）リードソロモン符号の
訂正方法としては、ここでは詳細に述べないが例えば米
国特許４，１６２，４８０や電子通信学会研究会資料Ｐ
ＲＬ７３・７７　（１９７４年１月）による方法がある
。

このように、従来装置ではビットスリップによる同期ず
れが生じると、同期部が検出されるまで再生データの同
期ずれが修正されず、誤り訂正時にビットスリップが大
きな負担となるという問題があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、同期部が検出されれば、その前数バイトの
再生データの同期ずれを修正でき、誤り訂正符号の訂正
能力を有効に利用できる情報記憶装置を得ることを目的
とする。

〔問題点を解決するための手段〕

この発明に係る情報記憶装置は、再生時に同期部を検出
する同期部検出手段と、再生データを所定ビット遅延さ
せる遅延手段と、上記同期部検出手段で同期部が検出さ
れた時該同期部より前数バイトの再生データ、即ち上記
遅延された再生データの同期をかけ直すようにしたもの
である。

〔作用〕

この発明においては、再生データが所定のビットだけ遅
延され、同期部が検出されたとき、この検出結果をもと
に上記遅延された再生データのビットスリップによる同
期ずれをできるだけ早く修正し、誤り訂正符号の能力を
有効利用する。

〔実施例〕

ここでまず第２図を用いて本発明の基本原理について説
明する。第２図において、２は同期部、３はデータ部で
ある。Ｘ印は媒体の欠陥等で誤った個所を示す。上記の
各データは再生されて誤り訂正用のＲＡＭに入力され、
誤り訂正が施される訳であるが、今、例えば誤りＡにお
いてビットスリップが生じたとすると、データを誤り訂
正用のＲＡＭに書き込む際書き込みアドレスとデータの
関係がずれ、図中Δ印のデータ部全てが誤りとなってし
まうのである。

ところで上記同期部２は周期的にデータ部３に挿入され
ており、第２図の例では１３バイト毎に挿入されている
やこのようなデータ構成において、ブロック１４は同期
部２とそれより前１２バイトのデータとで構成されてい
る。従って、このブロック１４のように同期部２が正し
く検出されればそのブロックの先頭のバイト１５、即ぢ
前の同期部の次のバイトのアドレスを正規の値にセット
し、当該ブロック１４について同期をかけなおせば、こ
のブロック１４のデータ誤りは解消できることとなる。

このような基本原理に基づいてなされた一本発明の一実
施例のブロック図を第１図に示す。図において、４は再
生信号の入力端子、５は再生信号中の同期部２を検出す
る同期検出部、６はビット単位、バイト単位のクロック
を作成するクロック再生部、７は再生信号を所定期間遅
延するためのシフトレジスタであり、本実施例の場合１
３×８ビツトで構成され、第２図の１ブロツク分の遅延
が施されるようになっている。８はデータ再生回路、９
はシリアルデータをパラレルデータに変換するＳ／Ｐ変
換回路、１０はレジスタ、１１．１２はデータを誤り訂
正用のＲＡＭに書き込むためのアドレス発生用のカウン
タ、１３はこれらの々ウンタ１１．１２の出力を正規の
アドレスに変換する変換ＲＯＭである。

次に第３図のタイムチャートを参照して動作について説
明する。

記録媒体より得られた再生信号ａは入力端子４より入力
し、同期検出部５．クロック再生部６゜及びシフトレジ
スタ７に送られる。同期検出部５では、同期部２を検出
し、同期信号すを出力するクロック再生部６では再生信
号の復号に必要なりロックを作成する。再生されたクロ
ックは同期検出信号すによって同期をとりなおされる。

前述のように、シフトレジスタ７は１３×８ビツトで構
成されているので、その出力Ｃは現在の再生信号の１３
バイト前の再生信号である。遅延された再生信号Ｃはデ
ータ再生回路８で“１″、“０”に復号される。復号さ
れたデータはＳ／Ｐ部９でシリアル−パラレル変換され
、クロック再生部６で再生されたバイト単位のクロック
ｄでレジスタ１０に蓄えられる。

一方カウンタ１１は、同期検出信号すによって１３バイ
ト前のアドレス“Ｏ”にセットされる。

即ちそれまでのカウント値に関係なく、同期部２の次の
バイトに相当する正規のアドレス“Ｏ”にセントする。

この結果、ビットスリップによりカウンタ値が異なって
いても同期検出によりアドレスが正常値に戻る。このカ
ウンタ１１は、１ブロツク（１３バイト）分の信号に対
応するアドレスを発生するよう４ビツトで構成された１
３進カウンタで、バイト単位のクロックｄでカウントさ
れる。また、カウンタ１２はカウンタ１１のキャリでカ
ウントされ、これら２つのカウンタ１１，１２で誤り訂
正用のＲＡＭアドレスを生成する。但し、一般的にカウ
ンタ１１とカウンタ１２とは進数が異なるので、ビット
アドレスを変換するＲＯＭ１３が設けられている。また
、この変換ＲＯＭ１３はデ・インターリブも行う。バイ
ト単位のクロックｄは誤り訂正用ＲＡＭへのイネーブル
信号（Ｗ／Ｅ）ともなっている。

このような本実施例では、ビットスリップによるデータ
誤り部は第２図のΔ印の部分のみとなり、第５図と比較
して明らかなように非常に少なくなる。また本実施例に
よっても、第２図中誤りＡが生じたブロック１６の誤り
Ａより前のデータであるバイト１７とその次の７バイト
（図中・印で示す）は同期ずれが生じることはなく、本
実施例によって新たなデータ誤り部が発生するおそれは
全くない。なぜなら、ブロック１６の同期部が検出され
ておらず、１つ前のブロックの正常なりロックで動作す
るからである。

誤り訂正能力については、第２図の本実施例では誤りＡ
による消失の数は各誤り訂正符号語につき４つであり、
（２）式より、残った誤り訂正能力が計算でき、あと４
バイトまでのデータ誤りを訂正できる能力を持つ。一方
、同期検出より同期をとり直すような従来の方法では、
７バイト消失しており、誤りＢのようなランダム誤りが
生じると訂正能力いっばいの８バイト消失となり、さら
に誤りが生じるとそのセクターは訂正できなくなる。

なお上記実施例では、同期パターンの間隔を１３バイト
おきにしているが、フォーマットを変更すれば何バイト
おきでもよい０例えば、１６バイトおき等、２のべき乗
にすればアドレス発生部において変換ＲＯＭ等のハード
ウェアが削減できる。

また再生信号を１３バイト遅らせるのにシフトレジスタ
を用いているが、ＲＡＭを用いて書き込み。

読み出しアドレスを制御することによっても再生信号の
遅延を実現できる。

また、上記実施例では記録パターン列は特に指定してい
ないが、磁気記録等で良く使われている（２．　７）コ
ード、ＭＦＭ変調方式等を用いても良い。

〔発明の効果〕

以上のように、この発明によれば、同期部を検出した時
、所定のビット数だけ前に戻って同期をかけなおすよう
にしたので、ビットスリップによる誤りを早く止めるこ
とができ、情報記憶装置の誤り訂正能力を有効に利用で
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による情報記憶装置のブロ
ック図、第２図はその動作を説明するための記録フォー
マットを示す図、第３図は第１図に示す装置のタイムチ
ャート図、第４図は従来の情報記憶装置の記録フォーマ
ットを示す図、第５図は従来誤り訂正能力を説明するた
めの図である。 ２・・・同期部、３・・・データ部、５・・・同期検出
部、６・・・クロック再生部、７・・・シフトレジスタ
。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ディジタル情報と検査シンボルとにより誤り訂正
   符号語を構成し、この誤り訂正符号語を複数のブロック
   に等分割し、該各分割ブロック毎にデータ同期用のパタ
   ーンを持つ同期部を付して上記誤り訂正符号語を記憶す
   る情報記憶装置において、 上記情報の読み出し時に上記同期部を検出する同期部検
   出手段と、 再生信号を所定ビット数分遅延させる遅延手段と、 上記同期検出結果を用いて上記遅延された再生信号のデ
   ータ同期をとるデータ同期手段とを備えたことを特徴と
   する情報記憶装置。