JPH10283273A - 記憶装置及びその検査方法 - Google Patents
記憶装置及びその検査方法Info
- Publication number
- JPH10283273A JPH10283273A JP9092493A JP9249397A JPH10283273A JP H10283273 A JPH10283273 A JP H10283273A JP 9092493 A JP9092493 A JP 9092493A JP 9249397 A JP9249397 A JP 9249397A JP H10283273 A JPH10283273 A JP H10283273A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- stored
- block
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 データ異常、素子異常を容易に検査できるよ
うにデータを書き込んだ記憶素子（記憶装置と同等）を
提供すると共に、書き込んだ記憶素子を容易に検査でき
る検査方法を提供する。 【解決手段】 同一データを少なくとも３つのデータエ
リアに分割して記憶せしめると共に、各データエリアの
演算結果を予め各データエリアに対応せしめて他のデー
タエリアに設定、記憶させ、かつこれらのデータ及び演
算結果が前記各データエリアに記憶されたことを示す書
き込み終了コードを前記データエリアと異なる他のデー
タエリアに記憶せしめてなる。
うにデータを書き込んだ記憶素子（記憶装置と同等）を
提供すると共に、書き込んだ記憶素子を容易に検査でき
る検査方法を提供する。 【解決手段】 同一データを少なくとも３つのデータエ
リアに分割して記憶せしめると共に、各データエリアの
演算結果を予め各データエリアに対応せしめて他のデー
タエリアに設定、記憶させ、かつこれらのデータ及び演
算結果が前記各データエリアに記憶されたことを示す書
き込み終了コードを前記データエリアと異なる他のデー
タエリアに記憶せしめてなる。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば車両の電
装品に搭載されるコントローラに用いられ、逐次データ
が書き込まれる逐次記憶型記憶装置（一般的にはＥＥＰ
ＲＯＭと言われている）及びその検査方法に関するもの
である。
装品に搭載されるコントローラに用いられ、逐次データ
が書き込まれる逐次記憶型記憶装置（一般的にはＥＥＰ
ＲＯＭと言われている）及びその検査方法に関するもの
である。
【０００２】
【従来の技術】この種の記憶装置及びその検査方法を、
図３に示す制御用マイクロコンピュータの記憶部１に基
づいて説明する。このコントローラを構成する制御用マ
イクロコンピュータの記憶部１は、内部レジスタ領域
２、ＲＡＭ領域（読み込み・書き込み自在形メモリ領
域）３及びＲＯＭ領域（逐次記憶型メモリ領域）４から
概略構成されて、これらの構成要素を一部分としてＣＰ
Ｕ等を用いてコントローラを製造するに当たってはこれ
らの各領域を構成する記憶素子であるメモリを素子メー
カから購入し、コントローラ基板に組み込んでいた。し
かし、このコントローラ基板への組み込みに当たってＲ
ＯＭ領域に組み込まれるＲＯＭ（リード・オンリー・メ
モリ）に、専用の書き込み用マイクロコンピュータを使
用して、例えば車種に応じたチューニング定数等の各種
データを書き込むようにして複数の車種に対応してい
た。
図３に示す制御用マイクロコンピュータの記憶部１に基
づいて説明する。このコントローラを構成する制御用マ
イクロコンピュータの記憶部１は、内部レジスタ領域
２、ＲＡＭ領域（読み込み・書き込み自在形メモリ領
域）３及びＲＯＭ領域（逐次記憶型メモリ領域）４から
概略構成されて、これらの構成要素を一部分としてＣＰ
Ｕ等を用いてコントローラを製造するに当たってはこれ
らの各領域を構成する記憶素子であるメモリを素子メー
カから購入し、コントローラ基板に組み込んでいた。し
かし、このコントローラ基板への組み込みに当たってＲ
ＯＭ領域に組み込まれるＲＯＭ（リード・オンリー・メ
モリ）に、専用の書き込み用マイクロコンピュータを使
用して、例えば車種に応じたチューニング定数等の各種
データを書き込むようにして複数の車種に対応してい
た。
【０００３】そのために、この種のコントローラの製造
に当たっては、ある車種用のＲＯＭを他の異なる車種の
回路基板に搭載しないように、また未書き込みのＲＯＭ
を回路基板に搭載しないように次のような事前検査を行
って搭載していた。
に当たっては、ある車種用のＲＯＭを他の異なる車種の
回路基板に搭載しないように、また未書き込みのＲＯＭ
を回路基板に搭載しないように次のような事前検査を行
って搭載していた。
【０００４】すなわち、図４に示すようにＲＯＭの書き
込み領域の全アドレスのデータを加算して（ＳＴ１）、
その加算結果である加算値が、専用の書き込み用マイク
ロコンピュータに記憶された参照データ（比較データ）
と比較され（ＳＴ２）、一致すれば正常な状態に書き込
まれていると判断してその旨を報知し（ＳＴ３）、また
不一致の場合には書き込み状態に異常ありと判断してそ
の旨を報知する（ＳＴ４）。
込み領域の全アドレスのデータを加算して（ＳＴ１）、
その加算結果である加算値が、専用の書き込み用マイク
ロコンピュータに記憶された参照データ（比較データ）
と比較され（ＳＴ２）、一致すれば正常な状態に書き込
まれていると判断してその旨を報知し（ＳＴ３）、また
不一致の場合には書き込み状態に異常ありと判断してそ
の旨を報知する（ＳＴ４）。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の記憶装置及びその検査方法にあっては、デー
タのみが異常なのか、またＲＯＭが物理的に破壊されて
異常なのかを判断することができなかった。
うな従来の記憶装置及びその検査方法にあっては、デー
タのみが異常なのか、またＲＯＭが物理的に破壊されて
異常なのかを判断することができなかった。
【０００６】そこで、この発明は、上記問題点に着目し
てなされたもので、データ異常、素子異常を容易に検査
できるようにデータを書き込んだ記憶装置を提供すると
共に、書き込んだ記憶装置を容易に検査できる検査方法
を提供することを目的とする。
てなされたもので、データ異常、素子異常を容易に検査
できるようにデータを書き込んだ記憶装置を提供すると
共に、書き込んだ記憶装置を容易に検査できる検査方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】この第１の発明は、同一
データを少なくとも３つのデータエリアに分割して記憶
せしめると共に、各データエリアの演算結果を予め各デ
ータエリアに対応せしめて他のデータエリアに設定、記
憶させ、かつこれらのデータ及び演算結果が前記各デー
タエリアに記憶されたことを示す書き込み終了コードを
前記データエリアと異なる他のデータエリアに記憶せし
めてなる。
データを少なくとも３つのデータエリアに分割して記憶
せしめると共に、各データエリアの演算結果を予め各デ
ータエリアに対応せしめて他のデータエリアに設定、記
憶させ、かつこれらのデータ及び演算結果が前記各デー
タエリアに記憶されたことを示す書き込み終了コードを
前記データエリアと異なる他のデータエリアに記憶せし
めてなる。
【０００８】第２の発明は、同一データが少なくとも３
つのデータエリアに記憶されると共に、それらの各デー
タエリアの演算結果が前記データエリアと異なる他のデ
ータエリアに設定記憶され、かつ前記各データエリアと
異なる他のデータエリアにデータの書き込みが終了して
いることが記憶されている逐次記憶型記憶装置から、デ
ータ書き込み終了コードが所定のデータエリアに記憶さ
れているか否かを判定する第１工程と、該第１工程でデ
ータ書き込み終了コードが書き込まれているとの判断に
基づいて前記各データエリアに書き込まれた演算結果が
半数以上異なっている場合には、データ異常を報知する
第２工程と、該第２工程での全てのデータが正しいとの
判断に基づいて、データが半数以上異なっている場合に
は、データ異常を第２工程と異なるモードで報知する第
３工程とからなる。
つのデータエリアに記憶されると共に、それらの各デー
タエリアの演算結果が前記データエリアと異なる他のデ
ータエリアに設定記憶され、かつ前記各データエリアと
異なる他のデータエリアにデータの書き込みが終了して
いることが記憶されている逐次記憶型記憶装置から、デ
ータ書き込み終了コードが所定のデータエリアに記憶さ
れているか否かを判定する第１工程と、該第１工程でデ
ータ書き込み終了コードが書き込まれているとの判断に
基づいて前記各データエリアに書き込まれた演算結果が
半数以上異なっている場合には、データ異常を報知する
第２工程と、該第２工程での全てのデータが正しいとの
判断に基づいて、データが半数以上異なっている場合に
は、データ異常を第２工程と異なるモードで報知する第
３工程とからなる。
【０００９】
実施の形態１．この発明による実施の形態１を図１から
図２に基づいて説明する。すなわち、コントローラ基板
上のＲＯＭ領域４に組み込まれるＥＥＰＲＯＭ６は、図
１に示されるように同一データ、例えば車両のチューニ
ング定数が３つのデータエリア（３つでなくてもそれ以
上あってもよい）、すなわちブロック１、ブロック２、
ブロック３の如く異なる記憶ブロックに分散させて記憶
させられている。例えばブロック１のデータ演算結果は
エリアＡに、ブロック２のデータ演算結果はエリアＢ
に、ブロック３のデータ演算結果はエリアＣにそれぞれ
予め設定記憶されている。またエリアＤにはそれぞれの
ブロック１、２、３、エリアＡ，Ｂ，Ｃに予め設定記憶
が終了した場合に書き込まれる書き込み終了コードが記
憶させられる。
図２に基づいて説明する。すなわち、コントローラ基板
上のＲＯＭ領域４に組み込まれるＥＥＰＲＯＭ６は、図
１に示されるように同一データ、例えば車両のチューニ
ング定数が３つのデータエリア（３つでなくてもそれ以
上あってもよい）、すなわちブロック１、ブロック２、
ブロック３の如く異なる記憶ブロックに分散させて記憶
させられている。例えばブロック１のデータ演算結果は
エリアＡに、ブロック２のデータ演算結果はエリアＢ
に、ブロック３のデータ演算結果はエリアＣにそれぞれ
予め設定記憶されている。またエリアＤにはそれぞれの
ブロック１、２、３、エリアＡ，Ｂ，Ｃに予め設定記憶
が終了した場合に書き込まれる書き込み終了コードが記
憶させられる。
【００１０】次に、上記の如く書き込まれたＥＥＰＲＯ
Ｍ６の検査工程を図２に基づいて以下に説明する。すな
わち、ＥＥＰＲＯＭ６に電源を印加すると、電源がオン
されたことを検査用マイクロコンピュータ（図示せず）
が読み取って（ステップＳＴ１）、次のステップＳＴ２
に進み、ＥＥＰＲＯＭ６の所定の番地のエリアＤに書き
込み終了コードが書き込まれているか否かが判断され
る。エリアＤに正規の書き込み終了コードが書き込まれ
ていると判断すると（ステップＳＴ３）、各ブロック
１、２、３に書き込まれたデータを巡回符号方式によっ
て演算を行って（ステップＳＴ４）、その各ブロック
１、２、３のそれぞれの演算結果と、各ブロック１、
２、３に対応して設けられた演算結果記憶エリアＡ，
Ｂ，Ｃに書き込まれた設定演算値とを比較して（ステッ
プＳＴ５）、その全ての比較結果が一致しなかった場合
にはワーニングランプ（図示せず）を点滅させる（ステ
ップＳＴ６）。
Ｍ６の検査工程を図２に基づいて以下に説明する。すな
わち、ＥＥＰＲＯＭ６に電源を印加すると、電源がオン
されたことを検査用マイクロコンピュータ（図示せず）
が読み取って（ステップＳＴ１）、次のステップＳＴ２
に進み、ＥＥＰＲＯＭ６の所定の番地のエリアＤに書き
込み終了コードが書き込まれているか否かが判断され
る。エリアＤに正規の書き込み終了コードが書き込まれ
ていると判断すると（ステップＳＴ３）、各ブロック
１、２、３に書き込まれたデータを巡回符号方式によっ
て演算を行って（ステップＳＴ４）、その各ブロック
１、２、３のそれぞれの演算結果と、各ブロック１、
２、３に対応して設けられた演算結果記憶エリアＡ，
Ｂ，Ｃに書き込まれた設定演算値とを比較して（ステッ
プＳＴ５）、その全ての比較結果が一致しなかった場合
にはワーニングランプ（図示せず）を点滅させる（ステ
ップＳＴ６）。
【００１１】またステップＳＴ５において、演算結果記
憶エリアＡ，Ｂ，Ｃに書き込まれた設定演算値と比較し
た結果が全て一致した場合には次のステップＳＴ７に進
み、ＥＥＰＲＯＭ６の各ブロック１、２、３に書き込ま
れたチューニングデータが３つとも同一か否かが判断さ
れ、全てが一致しなかった場合には、ステップＳＴ６に
進み、ワーニングランプ（図示せず）を点滅させる。
憶エリアＡ，Ｂ，Ｃに書き込まれた設定演算値と比較し
た結果が全て一致した場合には次のステップＳＴ７に進
み、ＥＥＰＲＯＭ６の各ブロック１、２、３に書き込ま
れたチューニングデータが３つとも同一か否かが判断さ
れ、全てが一致しなかった場合には、ステップＳＴ６に
進み、ワーニングランプ（図示せず）を点滅させる。
【００１２】また、ステップＳＴ７でＥＥＰＲＯＭ６の
各ブロック１、２、３に書き込まれたチューニングデー
タが３つとも同一で一致した場合には、次のステップＳ
Ｔ８に進み、ワーニングランプ（図示せず）を消灯させ
る。
各ブロック１、２、３に書き込まれたチューニングデー
タが３つとも同一で一致した場合には、次のステップＳ
Ｔ８に進み、ワーニングランプ（図示せず）を消灯させ
る。
【００１３】一方、ステップＳＴ３でＥＥＰＲＯＭ６の
所定のエリアＤに正規の書き込み終了コードが書き込ま
れていないと判断されると、ＥＥＰＲＯＭ６各のブロッ
ク１、２、３にチューニングデータを書き込むためと、
エリアＡ，Ｂ，Ｃにデータ演算結果を書き込むために検
査用マイクロコンピュータは次のような作業を行う。
所定のエリアＤに正規の書き込み終了コードが書き込ま
れていないと判断されると、ＥＥＰＲＯＭ６各のブロッ
ク１、２、３にチューニングデータを書き込むためと、
エリアＡ，Ｂ，Ｃにデータ演算結果を書き込むために検
査用マイクロコンピュータは次のような作業を行う。
【００１４】すなわち、検査用マイクロコンピュータは
ステップＳＴ１０に進むと、検査用マイクロコンピュー
タの外部メモリから読み込み、ＥＥＰＲＯＭ６のブロッ
ク１、２、３にチューニングデータを書き込み（ステッ
プＳＴ１１）、次のステップＳＴ１１では、ステップＳ
Ｔ１１で書き込んだ各ブロック１、２、３について巡回
符号方式の演算を行い、その演算結果のそれぞれを対応
するエリアＡ，Ｂ，Ｃに書き込む（ステップＳＴ１
３）。その後、書き込み終了コードをエリアＤに書き込
み（ステップＳＴ１４）、ステップＳＴ１５でワーニン
グランプを点灯して書き込みを終了する。なお、上記フ
ローチャートのステップＳＴ５、ＳＴ７においては、全
てのデータが一致しないと警報していたが、半数以上一
致しない場合に警報するようにしてもよい。
ステップＳＴ１０に進むと、検査用マイクロコンピュー
タの外部メモリから読み込み、ＥＥＰＲＯＭ６のブロッ
ク１、２、３にチューニングデータを書き込み（ステッ
プＳＴ１１）、次のステップＳＴ１１では、ステップＳ
Ｔ１１で書き込んだ各ブロック１、２、３について巡回
符号方式の演算を行い、その演算結果のそれぞれを対応
するエリアＡ，Ｂ，Ｃに書き込む（ステップＳＴ１
３）。その後、書き込み終了コードをエリアＤに書き込
み（ステップＳＴ１４）、ステップＳＴ１５でワーニン
グランプを点灯して書き込みを終了する。なお、上記フ
ローチャートのステップＳＴ５、ＳＴ７においては、全
てのデータが一致しないと警報していたが、半数以上一
致しない場合に警報するようにしてもよい。
【００１５】
【発明の効果】以上説明したように、第１の発明によれ
ば、書き込まれたデータの検査が容易な記憶装置を得る
ことができる。また第２の発明によれば組立工場でのデ
ータ書き込み及びその検査が容易になるという効果が発
揮される。
ば、書き込まれたデータの検査が容易な記憶装置を得る
ことができる。また第２の発明によれば組立工場でのデ
ータ書き込み及びその検査が容易になるという効果が発
揮される。
【図１】本発明による方法によってデータの種類、その
データがＥＥＰＲＯＭ６に書き込まれるエリアを説明す
るための説明図である。
データがＥＥＰＲＯＭ６に書き込まれるエリアを説明す
るための説明図である。
【図２】図１におけるＥＥＰＲＯＭ６の検査ステップ及
び書き込みステップを説明するためのフローチャートで
ある。
び書き込みステップを説明するためのフローチャートで
ある。
【図３】従来のマイクロコンピュータのメモリ領域の構
成を説明するための説明図である。
成を説明するための説明図である。
【図４】図３におけるＲＯＭ領域を構成するＥＥＰＲＯ
Ｍを検査するためのフローチャートである。
Ｍを検査するためのフローチャートである。
１ 記憶部 ２ 内部レジスタ領域 ３ ＲＡＭ領域（読み込み・書き込み自在形メモリ領
域） ４ ＲＯＭ領域（逐次記憶型メモリ領域） ６ ＥＥＰＲＯＭ（ＲＯＭ）
域） ４ ＲＯＭ領域（逐次記憶型メモリ領域） ６ ＥＥＰＲＯＭ（ＲＯＭ）
Claims (2)
- 【請求項１】 同一データを少なくとも３つのデータエ
リアに分割して記憶せしめると共に、各データエリアの
演算結果を予め各データエリアに対応せしめて他のデー
タエリアに設定、記憶させ、かつこれらのデータ及び演
算結果が前記各データエリアに記憶されたことを示す書
き込み終了コードを前記データエリアと異なる他のデー
タエリアに記憶せしめてなることを特徴とする記憶装
置。 - 【請求項２】 同一データが少なくとも３つのデータエ
リアに記憶されると共に、それらの各データエリアの演
算結果が前記データエリアと異なる他のデータエリアに
設定記憶され、かつ前記各データエリアと異なる他のデ
ータエリアにデータの書き込みが終了していることが記
憶されている逐次記憶型記憶装置から、データ書き込み
終了コードが所定のデータエリアに記憶されているか否
かを判定する第１工程と、該第１工程でデータ書き込み
終了コードが書き込まれているとの判断に基づいて前記
各データエリアに書き込まれた演算結果が半数以上異な
っている場合には、データ異常を報知する第２工程と、
該第２工程での全てのデータが正しいとの判断に基づい
て、データが半数以上異なっている場合には、データ異
常を第２工程と異なるモードで報知する第３工程とから
なることを特徴とする記憶装置の検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9092493A JPH10283273A (ja) | 1997-04-10 | 1997-04-10 | 記憶装置及びその検査方法 |
| KR10-1998-0011102A KR100509670B1 (ko) | 1997-04-10 | 1998-03-31 | 기억장치 및 그 검사방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9092493A JPH10283273A (ja) | 1997-04-10 | 1997-04-10 | 記憶装置及びその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10283273A true JPH10283273A (ja) | 1998-10-23 |
Family
ID=14055833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9092493A Pending JPH10283273A (ja) | 1997-04-10 | 1997-04-10 | 記憶装置及びその検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10283273A (ja) |
| KR (1) | KR100509670B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103403B2 (en) * | 2007-11-15 | 2012-01-24 | Denso Corporation | Vehicular memory management apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766630B2 (ja) * | 1986-12-25 | 1995-07-19 | 三菱電機株式会社 | 情報記憶装置 |
| JPH02246149A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体集積回路装置とその欠陥救済法 |
| KR920003706B1 (ko) * | 1989-07-14 | 1992-05-09 | 삼성전자 주식회사 | 평면형 박막트랜지스터와 그 제조방법 |
| JPH04228196A (ja) * | 1990-04-18 | 1992-08-18 | Hitachi Ltd | 半導体集積回路 |
| DE4329012A1 (de) * | 1993-08-28 | 1995-03-02 | Sel Alcatel Ag | Verfahren und Vorrichtung zur Fehlerprüfung und zur Fehlerkorrektur in Speicherbausteinen |
-
1997
- 1997-04-10 JP JP9092493A patent/JPH10283273A/ja active Pending
-
1998
- 1998-03-31 KR KR10-1998-0011102A patent/KR100509670B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103403B2 (en) * | 2007-11-15 | 2012-01-24 | Denso Corporation | Vehicular memory management apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980080887A (ko) | 1998-11-25 |
| KR100509670B1 (ko) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3770905B2 (ja) | 消去可能不揮発性メモリの完全な再プログラミング方法 | |
| JP2002082841A (ja) | 電子制御装置の制御データ記憶装置 | |
| US5663656A (en) | System and method for executing on board diagnostics and maintaining an event history on a circuit board | |
| JPH08202626A (ja) | メモリ制御装置 | |
| JPH1136973A (ja) | 車両用制御装置 | |
| JP2830302B2 (ja) | 自動車用制御装置 | |
| JPH10283273A (ja) | 記憶装置及びその検査方法 | |
| JP3296043B2 (ja) | 車両用電子制御装置 | |
| JP2002303203A (ja) | 車両制御装置及びその組み付け方法 | |
| JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
| JPH08319880A (ja) | 車輌の制御方法 | |
| JP2000066928A (ja) | 処理履歴記録方式 | |
| EP0827080A2 (en) | Mircrocomputer with selfdiagnostic unit | |
| JP2002002419A (ja) | 車両用電子制御ユニット | |
| KR100327402B1 (ko) | 마이크로 프로세서의 자기진단장치 및 방법 | |
| JP2000065692A (ja) | メモリの故障診断装置 | |
| JP2003083155A (ja) | 電子制御装置のメモリ書き込みシステム、方法および汎用電子制御装置 | |
| JPH0777101A (ja) | 車載用電子制御装置 | |
| JPH11242888A (ja) | フラッシュメモリの正常動作チェック方法 | |
| JPS607820B2 (ja) | 読出し専用メモリの診断方法 | |
| JPH0777102A (ja) | 車載用電子制御装置 | |
| JP3008816B2 (ja) | プログラマブルコントローラのシステムプログラム格納方法 | |
| JP3389302B2 (ja) | 制御機能検査装置 | |
| JP2927249B2 (ja) | 空気調和機 | |
| JP3284401B2 (ja) | メモリの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060919 |