KR920003706B1 - 평면형 박막트랜지스터와 그 제조방법 - Google Patents
평면형 박막트랜지스터와 그 제조방법 Download PDFInfo
- Publication number
- KR920003706B1 KR920003706B1 KR1019890010049A KR890010049A KR920003706B1 KR 920003706 B1 KR920003706 B1 KR 920003706B1 KR 1019890010049 A KR1019890010049 A KR 1019890010049A KR 890010049 A KR890010049 A KR 890010049A KR 920003706 B1 KR920003706 B1 KR 920003706B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- forming
- gate insulating
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000011521 glass Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920001721 polyimide Polymers 0.000 claims abstract description 7
- 239000009719 polyimide resin Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 90
- 239000011241 protective layer Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910020776 SixNy Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래 박막트랜지스터의 단면도.
제 2 도는 본 발명에 의한 평면형 박막트랜지스터의 단면도.
제 3a~k 도는 제 2 도에 도시된 평면형 박막트랜지스터의 제조공정을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : 게이트전극
3A : 제 1 게이트절연층 3B : 제 2 게이트절연층
4A : 화소전극 4B : 제 1 소오스전극
5 : 비정질반도체층 6 : 오믹층
7 : 제 2 소오스전극 8 : 드레인전극
9 : 보호층 10 : 평탄화층
본 발명은 평판표시 장치등에서 스위칭소자로 사용하는 평면형 박막트랜지스터와 그 제조방법에 관한 것으로서, 보다 상세하게는 종래 박막트래지스터의 단차구조를 평면구조로 할 수 있는 평면형 박막트랜지스터와 그 제조방법에 관한 것이다.
일반적으로 평판표시장치등에서 스위칭소자로서 저전압구동, 저소비전력, 경량, 박형 및 고화질을 실현할 수 있다는 장점 때문에 이용되고 있는 박막트랜지스터는 제 1 도에 도시된 바와같으며, 이를 간단히 설명하면 다음과 같다.
즉, 종래기술에 의한 박막트랜지스터의 구조는 제 1 도와 같은 단면을 가지고 있는데, 그 제조공정을 살펴보면 유리기판(1')상에 크롬(Cr)막을 형성한 후 사진 식각법에 의해 게이트전극(2')을 형성하고, 상기에서 얻어진 샘플위에 글로우방전에 의해 SixNy의 게이트절연층(3'), a-Si의 반도체층(5'), n+a-Si의 오믹층(6')을 연속적으로 증착한다. 상기 제작된 샘플위에 크롬(Cr)을 증착하여 사진식각법에 의해 소오스전극(7')및 드레인 전극(8')을 형성한후, 투명도전막(4')을 상기한 드레인전극(8')의 단부에 접촉된 상태로 상기한 게이트절연층(3')상에 형성하여 박막트랜지스터를 제조한다.
이와같이 제조된 박막트랜지스터는 박막트랜지스터부와 화소부의 단차구조 때문에, 액정판넬 조립후 셀갭(cell gap) 유지가 어려운 문제점이 있었다. 또한, 상기 셀 갭을 균일하게 유지하기 위하여 봉입되는 스페이서(spacer)의 영향 때문에 박막트랜지스터가 손상되는 문제점이 있었다.
이에 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 구조를 가진 트랜지스터로서 유리기판상에 게이트전극을 중심으로 하여 평탄화된 게이트절연층, 반도체층, 보호층, 오믹층이 차례로 증착되고, 오믹층위에 화소전극, 제 1 소오스전극, 제 2 소오스전극 및 드레인전극이 증착되며 최종적으로 평탄화층을 형성한 평면형 박막트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 상기한 구조의 평면형 박막트랜지스터 효율적으로 제조할 수 있는 제조방법을 제공하는데 있다.
본 발명에서는 상기한 종래 박막트랜지스터가 지닌 결점을 해결할수 있는 구조로 제 2 도에 도시된 바와같은 평면형 박막트랜지스터를 제공한다.
제 2 도에 있어서, 제 1 도에 도시된 각 구성부와 동일 또는 유사한 기능을 수행하는 구성부에 대해서는 동일번호를 부여하되, 대쉬(dash) 표시는 삭제하여 나타내었다.
본 발명에 의한 평면형 박막트랜지스터의 구조를 보면, 제 2 도에 도시된 바와같이, 유리기판(1)상에 게이트 전극(2)을 형성하고, 상기 게이트전극(2)이 형성되지 않은 유리기판(1)상에 상기 게이트전극(2)의 두께와 동일하게 평탄화한 제 1 게이트절연층(3A)을 형성하며, 상기 게이트전극(2)과 제 1 게이트절연층(3A)위에 제 2 게이트절연층(3B)을 형성하고, 상기 제 2 게이트절연층(3B)위에 비정질반도체층(5)을 형성하며, 상기 비정질반도체층(5)이 형성되지 않은 제 2 게이트절연층(3B)위에 상기 비정질반도체층(5)의 두께와 동일하게 평탄화층(10A)을 형성하고, 상기 비정질반도체층(5)과 평탄화층(10A)위에 보호층(9)을 형성하며, 상기 보호층(9)이 형성되지 않는 비정질반도체층(5)과 평탄화층(10A)위에 상기 보호층(9)의 두께와 동일하게 평탄화하여 오믹층(6)을 형성하고, 상기 보호층(9)과 오믹층(6)이 형성되지 않은 평탄화층(10A)위에 상기 보호층(9), 오믹층(6)의 두께와 동일하게 평탄화층(10B)을 형성하며, 상기 오믹층(6)과 평탄화층(10B)위에 제 1 소오스전극(4B)과 화소전극(4A)을 형성하고, 상기 제 1 소오스전극(4B)과 화소전극(4A)위에 제 2 소오스전극(7)과 드레인전극(8)을 형성하며, 상기 소오스 및 드레인전극패턴(4B)(7)(4A)(8)이 형성된 샘플위에 평탄화층(10C)이 형성되어 있다.
다음은 상기한 본 발명의 평면형 박막트랜지스터를 제조하는 방법을 제 3 도를 통하여 상세히 설명한 것이다.
본 발명에 의한 평면형 박막트랜지스터 제조방법은 대체로 7개의 공정으로 나누어지는데, 이를 한 공정씩 나누어 설명한다.
제 1 공정은 유리기판(1)상에 게이트전극(2)을 형성하는 공정으로서, 게이트전극으로 사용되는 크롬을 유리기판(1) 위에 스퍼터(sputter)장치를 이용하여 1000Å~4000Å의 두께를 지닌 크롬박막을 형성한 후 감광재도포, 마스트 노광, 현상등의 방법을 사용하여 제 3a 도에 도시된 바와같은 게이트전극(2)의 패턴을 형성한다.
제 2 공정은 제 1 공정에서 형성된 게이트전극(2)위에 게이트절연층(3A,3B)을 형성하는 공정으로서, 상기 공정에서 얻어진 샘플위에 플라즈마 화학 기상성장(Plasma Enhanced Chemical Vapor Deposition : 이하 PECVD라고 칭함) 장치를 이용하여 SixNy(단, x는 0~0.35atom, y는 0~0.65astom이다)(혹은 SiO2,SiOxNy)의 제 1 게이트절연층(3A)을 2000Å~6000Å의 두께로 제 3b 도와 같이 형성하고, 상기 게이트전극(2)위에 형성된 제 1 게이트절연층(3A)을 제거하여 평탄화시킨후 제 3c 도와 같이 제 2 게이트 절연층(3B)을 형성한다.
제 3 공정은 제 2 공정에서 얻어진 셈플위에 비정질 반도체층(5)과 평탄화층(10A)을 형성하는 공정이다. 먼저 상기 공정에서 얻어진 샘플위에 비정질실리콘으로 PECVD 장치를 사용하여 500Å~4000Å의 두께를 지닌 비정질 실리콘막을 형성한후 감광재도포, 마스크노광, 현상등의 방법을 사용하여 제 3d 도에 도시된 바와같은 비정질 본도체층(5)을 형성하고, 제 3e 도와 같이 상기 비정질 반도체층(5)과 동일한 두께의 평탄화층(10A), 예컨대 폴리이미드(polyimide)계 수지를 형성한다.
제 4 공정은 제 3 공정에서 얻어진 샘플위에 보호층(9), 오믹층(6), 그리고 평탄화층(10B)을 형성하는 공정으로서, 상기 공정에 이어 PECVD 장치를 사용하여 제 3f 도와 같이 2000Å두께의 SixNy(단, x는 0~0.35atom, y는 0~0.65atom이다)를 증착하여 보호층(9)을 형성한 후 연속적으로 500Å~1000Å의 오믹층(6)을 형성하므로써 제 3g 도와 같은 샘플을 얻는다. 상기 얻어진 샘플의 평탄화를 위하여 제 3h 도와 같이 폴리이미드계 수지를 이용하여 상기 보호층(9), 오믹층(6)과 동일한 두께의 평탄화층(10B)을 형성한다. 여기서, 보호층(9)은 소오스와 드레인 사이의 단락을 방지하고, 비정질실리콘층을 보호하는 역할을 수행한다.
제 5 공정은 제 4 공정에서 얻어진 샘플위에 화소전극(4A), 제 1 소오스 전극(4B)을 형성하는 공정으로서, 상기 공정에서 이어서 스퍼터(sputter) 장치를 이용하여 1000Å~3000Å의 두께를 지닌 ITO(Indium Tin Oxide)막을 형성하여 제 3i 도에 도시된 바와같은 화소전극(4A), 제 1 소오스 전극(4B)의 패턴을 형성한다.
제 6 공정은 제 5 공정에서 얻어진 샘플위에 제 2 소오스전극(7), 드레인전극(8)을 형성하는 공정으로서, 상기 공정에 이어서 스퍼터장치를 이용하여 3000Å~5000Å의 두께를 지닌 티타늄(Ti)막을 형성하여 제 3j 도에 도시된 바와같은 제 2 소오스전극(7), 드레인전극(8)의 패턴을 형성한다.
제 7 공정은 마지막공정으로서, 상기 공정에 의하여 제작된 샘플위에 평탄화를 위하여 제 3k 도와 같이 폴리이미드계 수지를 이용하여 평탄화층(10C)을 형성함으로써 최종적으로 제 2 도에 도시된 바와같은 평면형 박막트랜지스터를 완성한다.
상술한 본 발명의 평면형 박막트랜지스터의 제조 공정중에 사용되는 상기 평탄화층은, 종래 박막트랜지스터부와 화소부와의 단차가 일어나는 것을 제거하기 위하여 형성된 것으로, 상기 평탄화층 형성시 다른 요소들에 영향을 미치지 않을 공정조건, 각 층간을 분리시킬 수 있는 절연성, 상기 박막트랜지스터를 구비한 표시장치를 형성할때 빛에 대한 투과율이 높은 고투명성, 및 배향막과의 뛰어난 접착력등의 특성이 요구된다. 이러한 특성을 구비한 것으로, 본 발명의 실시예에서 상술한 폴리이미드계 수지를 들 수 있는데, 이 폴리이미드계 수지는 200℃이하의 낮은 온도에서 형성이 가능하고, 절연 저항이 1014 
이상이며, 95%이상의 고투과율을 갖고, 배향막과의 접착력이 뛰어나다.
상기한 바와같은 제조공정을 거쳐 제조된 평면형 박막트랜지스터는 종래의 제조공정시 단차가 생기는 부분에 평탄화층을 구비하여 평면형으로 박막트랜지스터를 구성함으로써, 종래 상기 단차로 인하여 발생하던 문제점을 해결할 수 있다. 즉, 제조공정중에 발생하는 트랜지스터의 파손을 방지하여 높은 수율을 달성하게 되고, 셀 갭 유지를 위해 사용하는 스페이서의 영향을 거의 무시할 수 있으며, 액정판넬의 셀갭을 정확하게 제어할 수 있다.
Claims (3)
- 유리기판(1)상에 형성된 게이트전극(2), 상기 게이트전극(2)이 형성되지 않은 유리기판(1)상에 상기 게이트전극(2)의 두께와 동일하게 평탄화하여 형성된 제 1 게이트절연층(3A), 상기 게이트전극(2) 과 제 1 게이트 절연층(3A)위에 형성된 제 2 게이트절연층(3B), 상기 제 2 게이트절연층(3B)위에 형성된 비정질반도체층(5), 상기 비정질반도체층(5)이 형성되지 않은 제 2 게이트절연층(3B) 위에 상기 비정질반도체층(5)의 두께와 동일하게 형성된 평탄화층(10A), 상기 비정질반도체층(5)과 평탄화층(10A)위에 형성된 보호층(9), 상기 보호층(9)이 형성되지 않은 비정질반도체층(5)과, 평탄화층(10A)위에 상기 보호층(9)의 두께와 동일하게 평탄화하여 형성된 오믹층(6), 상기 보호층(9)과 오믹층(6)이 형성되지 않은 평탄화층(10A)위에 보호층(9)과 오믹층(6)의 두께와 동일하게 형성된 평탄화층(10B), 상기 오믹층(6)과 평탄화층(10B)위에 형성된 제 1 소오스전극(4B)과 GHK소전극(4A), 상기 제 1 소오스전극(4B)과 화소전극(4A)위에 형성된 제 2 소오스전극(7)과 드레인전극(8), 상기 소오스 및 드레인전극 패턴(4B),(7),(4A),(8)이 형성된 샘플위에 형성된 평탄화층(10C)으로 구성됨을 특징으로 하는 평면형 박막트랜지스터.
- 유리기판(1)위에 1000Å~4000Å의 크롬막을 형성하여 게이트전극(2)을 형성하는 제 1 공정과, 상기 제 1 공정에서 형성된 게이트전극(2)위에 2000Å~6000Å의 SinXy(단, x는 0~0.35atom, y는 0~0.65atom이다)의 제 1 게이트절연층을(3A)을 형성하고 상기 게이트전극(2)위에 형성된 제 1 게이트절연층을 평탄화시켜 제 2 게이트절연층(3B)을 형성하는 제 2 공정과, 상기 제 2 공정에서 얻어진 샘플위에 500Å~4000Å의 비정질반도체층(5)을 형성하고 상기 비정질 반도체층(5)과 동일한 두께의 평탄화층(10A)을 형성하는 제 3 공정과, 상기 제 3 공정에서 얻어진 샘플위에 2000Å의 실리콘나이트라이드의 보호층(9), 500Å~1000Å의 오믹층(6)을 연속적으로 형성하고 상기 보호층(9), 오믹층(6)과 동일한 두께의 평탄화층(10B)을 형성하는 제 4 공정과, 상기 제 4 공정에서 얻어진 샘플위에 1000Å~3000Å의 ITO(Indium tin Oxide)막을 형성하여 화소전극(4A), 제 1 소오스전극(4B)의 패턴을 형성하는 제 5 공정과, 상기 제 5 공정에서 얻어진 샘플위에 3000Å~5000Å의 티타늄막을 형성하여 제 2 소오스전극(7), 드레인 전극(8)의 패턴을 형성하는 제 6 공정과, 상기 공정에 의하여 제작된 샘플위에 평탄화층(10C)을 형성하는 제 7 공정으로 이루어지는 것을 특징으로 하는 평면형 박막트랜지스터의 제조방법.
- 제 2 항에 있어서, 상기 평탄화층(10A)(10B)(10C)은 폴리이미드계 수지를 사용하여 형성되는 것을 특징으로 하는 평면형 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010049A KR920003706B1 (ko) | 1989-07-14 | 1989-07-14 | 평면형 박막트랜지스터와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010049A KR920003706B1 (ko) | 1989-07-14 | 1989-07-14 | 평면형 박막트랜지스터와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910003833A KR910003833A (ko) | 1991-02-28 |
| KR920003706B1 true KR920003706B1 (ko) | 1992-05-09 |
Family
ID=19288118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890010049A KR920003706B1 (ko) | 1989-07-14 | 1989-07-14 | 평면형 박막트랜지스터와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920003706B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10283273A (ja) * | 1997-04-10 | 1998-10-23 | Kansei Corp | 記憶装置及びその検査方法 |
-
1989
- 1989-07-14 KR KR1019890010049A patent/KR920003706B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910003833A (ko) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| KR930007529B1 (ko) | 액티브매트릭스기판의 제조방법 | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP3099274B2 (ja) | ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法 | |
| JP2005077822A (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| JPH1041519A (ja) | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
| US10403761B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| US4810637A (en) | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element | |
| KR20040031370A (ko) | 액정표시패널 및 그 제조방법 | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| KR20000039794A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| CN101017832A (zh) | 薄膜晶体管基板及其制造方法以及具有该基板的显示面板 | |
| CN106940507B (zh) | 阵列基板及其制备方法、显示面板 | |
| KR920003706B1 (ko) | 평면형 박막트랜지스터와 그 제조방법 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| KR100488936B1 (ko) | 액정표시소자 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US20030164908A1 (en) | Thin film transistor panel | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| KR20010084330A (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR101899930B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000414 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |