KR940001511B1

KR940001511B1 - 맨체스터 코드 수신시 제어 프레임 감지회로

Info

Publication number: KR940001511B1
Application number: KR1019910015048A
Authority: KR
Inventors: 김광수
Original assignee: 금성산전 주식회사; 이희종
Priority date: 1991-08-29
Filing date: 1991-08-29
Publication date: 1994-02-23
Also published as: KR930005373A

Abstract

내용 없음.

Description

맨체스터 코드 수신시 제어 프레임 감지회로

제1도는 맨체스터 코드의 구성도.

제2도(a) 내지 (c)는 종래의 맨체스터 수신 회로도.

제3도(a) 내지 (b)는 제1도의 각 부 파형도.

제4도(a) 내지 (d)는 본 발명 맨체스터 코드 수신시 제어 프레임 감지회로도.

제5도(a) 내지 (d)는 제4도의 각 부 파형 및 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 카운터부 11 : 제2클럭 발생부

12 : 비동기 에러 감지부 13 : 수신 코드 비교부.

본 발명은 맨체스터 코드(Manchester Code)의 수신에 관한 것으로, 특히 맨체스터 코드 방식의 데이타를 수신할 때 보다 축소화된 로직에 의해 제어 프레임을 감지하는데 적당하도록 한 맨체스터 코드 수신시 제어 프레임 감지회로에 관한 것이다.

일반적으로 맨체스터 코드는 직렬 동기 통신의 한 방법으로서 동기 클럭이 데이타에 실려 전송되므로 동기를 위한 특별한 비트를 필요로 하지 않는 장점이 있다.

데이타는 제1도에서 도시한 바와 같이 한 비트 타임내에서 10→1, 10→1, 11→N⁺, 00→N^-로 표현되므로 이런 맨체스터 코드를 수신하여 제어 프레임을 인식하려면 그에 맞는 로직회로가 필요하다. 따라서 본 발명에서는 맨체스터 코드의 제어 프레임을 인식하는 로직회로를 제공하는 것을 그 목적으로 한다.

한편, 일반적으로 사용되고 있는 종래의 맨체스터 코드 수신회로는 제2도(a) 내지 (c)에 도시한 바와 같이 시스템 클럭(CK20)을 카운터 로직회로(1)를 통해 RXC 클럭을 발생시키고(제2도(a)), 입력되는 맨체스터 리시브 코드(Machester Receive Code ; 이하 MRC로 약칭한다)를 상기 RXC 신호를 클럭으로 하여 래치한 다음 쉬프트 레지스터(2)에서 쉬프트하여 레지스터 출력(R0~R15)을 얻는다(제2도(b)).

그리고 감지하려면 제어 프레임의 값(S0~S15)와 수신한 프레임 값(R0~R15)을 비교기(3)를 통해 비교하여 R=S 인지의 여부를 감지한다(제2도(c)).

이와 같은 기본적인 구성에 대하여 그 동작 및 문제점을 상세히 설명하면 다음과 같다.

예를 들어 감지하려면 제어 프레임이 제3도(a)와 같이 맨체스터 코드로 10100N⁺N^-일 경우 S15~S0는 1001100101101100이 된다. 그리고 수신한 MRC를 상기 제2도(a)에서 발생시킨 RXC의 클럭(제3도 (b))으로 이를 쉬프트시키면 상기 RXC 클럭의 16번째에 R15~R0의 값이 상기 S15~S0의 값과 비교되어 R=S 인지의 여부에 따라 감지하려는 제어 프레임이 제대로 수신되었는지를 판단하게 된다.

그러나 상기와 같은 방식은 MRC 1 바이트를 감지하려면 1 : 10, 0 : 01, N⁺: 11, N^-: 00에 각각 대응하기 때문에 1비트당 2개의 RXC 클럭을 사용하여 래치시키고 16개의 레지스터를 사용하여 비교하여야 한다.

또한 맨체스터 코드의 송수신은 동기 방식이므로 동기를 맞추기 위하여 한 에지(Edge)가 발생한 후 다음의 에지(Edge)가 1비트 타임의 10% 이내의 허용 범위내에서 발생하여야 하므로 이 과정에서 발생하는 에러를 감지할 수 있는 회로를 추가로 구성하여야 한다.

따라서 본 발명은 상기와 같은 종래 회로의 결함을 감안하여 간단한 로직 구성에 의해 MRC 신호의 에지가 허용 범위내에서 발생하는 지를 체크하여 제어 프레임 및 비동기 에러의 감지를 쉽게 구현할 수 있도록 창안된 것으로 이를 상세히 설명하면 다음과 같다.

제4도(a) 내지 (d)는 본 발명의 회로도로서 이에 도시한 바와 같이 카운터부(10)는 시스템 클럭(CK20)을 인가받아 그 출력으로 부터 서로 다르게-분주된 클럭(CK8, CK18, CK11, CK22)을 생성하며, 제2클럭 발생부(11)는 상기 시스템 클럭(CK20)에 동기되어 MRC를 인가받아 그 에지의 발생때마다 펄스(CK2)를 발생시키며, 비동기 에러 검출부(12)는 비동기 에러를 검출하고 상기 제2클럭(CK2)으로 MRC 에지 발생신호를 래치하여 쉬프트시킨 R0~R8의 신호를 출력하며, 수신 코드 비교부(13)는 감지하려는 MRC 에지 신호를 S0~S8에 세트시키고 수신한 MRC 에지신호인 R0~R8을 비교하여 R=S의 여부를 감지한다.

상기와 같은 기본적인 구성에 대하여 그 동작 및 작용효과를 제5도(a) 내지 (d)의 타이밍도와 함께 상세히 설명하면 다음과 같다.

먼저 본 발명에서 MRC 신호는 동기를 맞추기 위하여 그 에지가 허용 범위 1과 허용 범위 2에서만 발생하여야 하며 이때 에지가 발생할 때마다 카운터는 리세트되어 카운터를 다시 시작하게 된다. 그리고 허용 범위 1에서는 클럭(C8)에 의해 플립플롭(FF12)의 출력이 로우가 되고 플립플롭(FF13)은 리세트 제어 신호(C22)에 의해 리세트되어 있는 상태이므로 그 출력이 로우가 되어 상기 두 플립플롭(FF12, FF13)의 출력을 배타적 오아링한 신호 및 앤드 로직을 취한 신호 즉, 로우의 신호가 플립플롭(FF14,FF15)에 입력된다.

한편, MRC 에지의 허용 범위 2에서는 플립플롭(FF12)의 세트 제어 신호(C11)이 하이가 되어 그 출력이 하이가 되고 플립플롭(C18)의 출력은 클럭신호(C18)에 의해 입력의 하이 신호가 출력되므로 이를 배타적 오아링하여 플립플롭(FF14)에 인가되는 신호는 로우가 되고, 이 두 신호에 대하여 앤드 로직을 취한 신호는 하이가 되어 플립플롭(FF15)에 인가된다.

따라서 MRC 에지의 허용 범위 1,2에서 MRC 신호의 에지가 발생하면 제5도(d)와 같이 배타적 오아 게이트(XOR10)의 출력이 로우가 되므로 제2클록(CK2)를 인가받는 플립플롭(FF14)의 출력 즉, 에러 신호(ERR)는 로우의 상태를 유지하여 에러가 발생하지 않았음을 출력하게 된다.

그러나 만일 상기 MRC 에지의 허용 범위 1,2 밖에서 MRC 신호의 에지가 발생하면 플립플롭(C11)에 대한 세트 신호는 하이이고, 플립플롭(FF12)에는 클리어 제어 신호(C22)가 하이로 인가되어 있어 제5도(d)와 같이 두 플립플롭(FF12, FF13)의 출력이 각기 다르기 때문에 배타적 오아 게이트(XOR10)의 출력이 하이가 되고 이에 따라 제2클럭 신호(CK2)가 발생하면 플립플롭(FF14)의 출력이 하이가 되어 에러가 발생하였음을 출력하게 된다.

그리고 앤드 게이트(AD11)의 출력이 로우가 되어 쉬프트 레지스터(12A)에 인가되므로 감지하려는 제어 프레임이 101001N⁺N^-이라면 데이타의 처음과 끝을 세트시켜 놓고 원하는 부분을 감지할 때 앞 또는 끝임을 인식하기 위해 S8~S0를 111001011로 세트해 놓으면 된다. 또한 상기 쉬프트 레지스터에서 발생한 출력(R0~R8)을 S0~S8과 비교기(CP10)에서 비교하여 S=R을 체크하면 감지하려는 제어 프레임의 수신 여부를 판단할 수 있게 된다.

이상에서와 같이 본 발명은 간단한 로직 구성에 의해 MRC 신호의 에지가 허용 범위내에서 발생하는 지를 체크하여 제어 프레임 및 비동기 에러의 감지를 쉽게 구현할 수 있다.

Claims

제어 신호(C11,C22)를 각기 플립플롭(FF12, FF13)의 세트(SET) 및 클리어 단자(CLR)에 입력하고 클럭 신호(C8, C18)를 상기 플립플롭(FF12, FF13)의 클럭 단자에 입력하면 상기 플립플롭(FF12)의 출력을 배타적 오아링하여 그 출력을 플립플롭(FF14)에 인가하고 상기 플립플롭(FF14)에 제2클럭 신호(CK2)를 클럭신호로 입력하며 그 출력으로 부터 비동기 에러 신호(ERR)를 검출하고, 상기 플립플롭(FF13)의 출력을 앤드 게이트(AD11)에 의해 앤드 로직을 취한 후 이를 쉬프트 레지스터(12A)에 인가하여 비동기 에러 검출부(12)를 구성하고, 맨체스터 리시브 코드(MRC)를 플립플롭(FF10, FF11)에 각기 입력하고 그 클럭 단자에 시스템 클럭(CK20)을 인가하며 그 반전 출력을 입력신호(MRC)와 함께 앤드 및 노아 로직을 취하고 그 출력을 오아링하여 제2클럭 신호를 발생시키도록 하여 제2클럭 발생부(11)를 구성하며, 상기 쉬프트 레지스터(12A)의 출력과 감지하려는 MRC 코드에 대한 16비트 데이타를 각기 비교기(CP10)에 입력하여 수신 코드 비교부(13)를 구성하며, 시스템 클럭(CK20)을 카운터(C10)에 입력하여 그 출력으로 부터 MRC 신호의 에지가 허용 범위에서 발생지 않을 때 상기 프립플롭(FF12, FF13)에 제어 신호를 가하여 그 출력에서 에러에 따른 신호가 출력되도록 하고 허용 범위내에서 MRC 신호의 에지가 발생할 때에는 그 출력에서 정상적인 신호가 출력되도록 하는 카운터부(10)를 포함하여 구성한 것을 특징으로 하는 맨체스터 코드 수신시 제어 프레임 감지회로.