JPH05167573A - 同期はずれ検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、各フレームごとにフレーム識別デ
ータが挿入されたマルチフレーム構成のディジタル信号
を受信する受信装置において、受信信号の同期はずれを
検出する同期はずれ検出装置に関し、短時間に、かつ、
正確に、受信信号の同期はずれを検出することができる
同期はずれ検出装置を提供することを目的とする。 【構成】 一致判定手段１１と、変化判定手段１２と、
同期はずれ判定手段１３とを設け、各フレームごとに、
フレーム識別データＦＩＤと期待値との一致性を判定す
るとともに、フレーム識別データの変化の正常性を判定
し、「不一致」と「異常」の少なくとも一方が生じた場
合、同期はずれと判定するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、各フレームごとにフ
レーム識別データが挿入されたマルチフレーム構成のデ
ィジタル信号を受信する受信装置において、受信信号の
同期はずれを検出する同期はずれ検出装置に関する。

【０００２】一般に、有線伝送システムにおいては、送
信装置と受信装置は非同期となっている。したがって、
このシステムの受信装置で受信信号を処理する場合に
は、受信信号との同期をとる必要がある。

【０００３】受信信号との同期をとるには、同期はずれ
検出装置を設け、受信信号の同期がはずれたら、そのサ
ンプリング位相を制御する必要がある。

【０００４】

【従来の技術】近年、有線伝送システムにおいては、信
号伝送のディジタル化が図られている。このようなディ
ジタル有線伝送システムにおいては、複数のディジタル
信号を伝送する場合、時分割多重して伝送するようにな
っている。

【０００５】この場合、多重信号は、一般に、複数のバ
イトごとにフレーム化され、さらに、複数のフレームを
バイト多重することによりマルチフレーム化されるよう
になっている。

【０００６】従来のディジタル有線伝送システムにおい
ては、図６に示すように、マルチフレームＭＦの先頭フ
レームＦ₁ にマルチフレーム検出データＭＦＤを挿入
し、このマルチフレーム検出データＭＦＤを検出するこ
とにより、同期はずれを検出するようになっている。

【０００７】これに対し、ＳＯＮＥＴや新同期システム
といった新しいディジタル有線伝送システムにおいて
は、図７に示すように、マルチフレーム検出データＭＦ
Ｄの代わりに、各フレームＦ₁ 〜Ｆ₄ ごとに、フレーム
識別データＦＩＤが挿入されるようになっている。

【０００８】このフレーム識別データＦＩＤは、マルチ
フレームＭＦが４つのフレームＦ₁ 〜Ｆ₄ からなる場
合、例えば、フレーム識別バイトの下位２ビットを使っ
て、次のように表される。 Ｆ₁ …“００”、Ｆ₂ …“０１”、Ｆ₃ …“１０”、Ｆ
₄ …“１１”

【０００９】このように、各フレームＦ₁ 〜Ｆ₄ ごとに
フレーム識別データＦＩＤが挿入されたディジタル信号
を受信する場合、同期はずれをどのようにして検出する
かが問題となる。

【００１０】現在のところ、これに関しては、具体的な
方法が考えられていないが、例えば、次ような２つの方
法が考えられる。

【００１１】第１の方法は、従来のディジタル有線伝送
システムと同様、４フレームごとに特定のフレーム識別
データＦＩＤを検出することにより、同期はずれを検出
する方法である。

【００１２】第２の方法は、フレーム識別データＦＩＤ
の遷移が、“００”→“０１”→“１０”→“１１”と
なるか否かを判定することにより、同期はずれを検出す
る方法である。

【００１３】しかし、第１の方法は、マルチフレームＭ
Ｆ単位で同期はずれを検出するため、検出時間が長くな
るという問題がある。

【００１４】また、この方法の場合、サンプリング中の
フレームに、偶然、検出中のフレーム識別データＦＩＤ
が入っていると、同期がはずれているにもかかわらず、
同期がとれていると判定されてしまう危険性が高い。

【００１５】これに対し、第２の方法は、全てのフレー
ム識別データＦＩＤを検出するようになっているため、
上述したような誤検出が生じる可能性は低い。

【００１６】しかし、この方法も、第１の方法と同様、
マルチフレーム単位で同期はずれを検出するため、検出
時間が長いという問題を有する。

【００１７】

【発明が解決しようとする課題】以上述べたように、現
在のところ、各フレームごとにフレーム識別データＦＩ
Ｄが挿入されたマルチフレーム構成のディジタル信号の
同期はずれを、短時間に、かつ、正確に検出可能な方法
が考えられていない。

【００１８】そこで、この発明は、上述したようなディ
ジタル信号の同期はずれを短時間に、かつ、正確に検出
可能な同期はずれ検出装置を提供することを目的とす
る。

【００１９】

【課題を解決するための手段】図１は、請求項１に係る
発明の原理構成を示すブロック図である。

【００２０】図において、１１は、各フレームごとに、
フレーム識別データＦＩＤとその期待値とが一致するか
否かを判定する一致判定手段である。

【００２１】１２は、各フレームごとに、フレーム検出
データＦＩＤの変化が正常か否かを判定する変化判定手
段である。

【００２２】１３は、一致判定手段１１の判定結果が
「不一致」の場合と変化判定手段１２の判定結果が「異
常」の場合の少なくとも一方が生じたとき、受信信号の
同期はずれと判定する同期はずれ判定手段である。

【００２３】

【作用】上記構成においては、各フレームごとに、フレ
ーム識別データＦＩＤとその期待値との一致性が判定さ
れるとともに、フレーム検出データＦＩＤの変化の正常
性が判定される。

【００２４】この判定において、「不一致」と「異常」
の少なくとも一方の判定結果が得られれば、同期はずれ
と判定され、「一致」と「正常」の両方の判定結果が得
られたときだけ、同期がとれていると判定される。

【００２５】このような構成によれば、マルチフレーム
単位ではなく、フレーム段階で同期はずれを検出する構
成であるため、短時間に同期はずれを検出することがで
きる。

【００２６】また、期待値との一致性を判定する構成に
加え、変化の正常性を判定する構成を有するので、期待
値とフレーム識別データＦＩＤとが偶然一致したとして
も、同期がとれていると判定されてしまうことを極力防
止することができる。

【００２７】

【実施例】以下、図面を参照しながらこの発明の実施例
を詳細に説明する。

【００２８】図２は、この発明の第１の実施例の構成を
示すブロック図である。

【００２９】図において、２１は、受信信号の各フレー
ムからサンプリングされたフレーム識別データＦＩＤが
供給されるデータ入力端子である。

【００３０】２２は、上記フレーム識別データＦＩＤに
同期したフレーム周期のクロック信号Ｃが供給されるク
ロック入力端子である。

【００３１】２３は、データ入力端子２１に供給される
フレーム識別データＦＩＤとその期待値とが一致するか
否かを判定する一致判定回路である。

【００３２】２４は、データ入力端子２１に供給される
フレーム識別データＦＩＤの変化が正常か否かを判定す
る変化判定回路である。

【００３３】この変化判定回路２４は、現在のフレーム
識別データＦＩＤと前回のフレーム識別データＦＩＤと
が一致するか否かを判定することにより、変化の有無を
判定し、この変化の有無により変化の正常性を判定する
ように構成されている。

【００３４】すなわち、変化があれば「正常」と判定
し、変化が無ければ「異常」と判定するようになってい
る。

【００３５】２５は、一致判定回路２３と変化判定回路
２４の判定結果に基づいて、受信信号の同期はずれが発
生したか否かを判定する同期はずれ判定回路である。

【００３６】この同期はずれ判定回路２５は、一致判定
回路２３の判定結果が「不一致」の場合と変化判定回路
２４の判定結果が「異常」の場合の少なくとも一方が生
じると（以下、これを「同期はずれ検出条件」とい
う）、「同期はずれ」と判定するように構成されてい
る。

【００３７】また、この同期はずれ判定回路２５は、判
定結果の信頼性を高めるために、同期はずれ検出条件
が、例えば、連続して５回成立した場合に初めて「同期
はずれ」と判定するように構成されている。

【００３８】さらに、この同期はずれ判定回路２５は、
「同期はずれ」と判定するとアラーム信号ＡＲを出力す
るように構成されている。

【００３９】このアラーム信号ＡＲは、図示しないフレ
ーム識別データＦＩＤのサンプリング回路に供給され、
サンプリング位相の制御に供される。これにより、受信
信号の同期がとられることになる。

【００４０】上記一致判定回路２３は、期待値発生回路
２３１と比較回路２３２により構成される。

【００４１】期待値発生回路２３１は、スイッチ回路１
Ａと、ラッチ回路２Ａと、加算回路３Ａにより構成され
る。

【００４２】スイッチ回路１Ａは、通常は、加算回路３
Ａ側に接続され、フレーム識別データＦＩＤのサンプリ
ング位相が切り換えられると、データ入力端子２１に接
続されるように構成されている。

【００４３】但し、この切換えは、１サンプル分のフレ
ーム識別データＦＩＤを取り込むまでであり、１サンプ
ル分のフレーム識別データＦＩＤの取込みが終了する
と、スイッチ１Ａは、再び、加算回路３Ａ側に接続され
るようになっている。

【００４４】フレーム識別データＦＩＤのサンプリング
位相は、上述したアラーム信号ＡＲが発生している期
間、所定の周期で繰り返し切り換えられるようになって
いる。この周期については、後述する。

【００４５】スイッチ回路１Ａの選択出力は、クロック
入力端子２２に供給されるクロック信号Ｃに同期して、
ラッチ回路２Ａにラッチされる。このラッチデータは、
加算回路３Ａにより“１”を加算された後、スイッチ回
路１Ａを介して再びラッチ回路２Ａにラッチされる。

【００４６】これにより、ラッチ回路２Ａのラッチデー
タは、クロック信号Ｃに同期して順次“１”ずつ更新さ
れる。その結果、取り込んだフレーム識別データＦＩＤ
を初期値とする期待値が生成される。

【００４７】比較回路２３２は、データ入力端子２１に
供給されるフレーム識別データＦＩＤと期待値発生回路
２３１から出力される期待値とを比較することにより、
両者が一致するか否かを判定する。

【００４８】この比較回路２３２は、２つの出力端子
Ａ，Ｂを有する。各出力端子Ａ，Ｂの出力レベルは、判
定結果が「一致」の場合は、それぞれ“Ｌ”レベル，
“Ｈ”レベルとなる。これに対し、判定結果が「不一
致」の場合は、それぞれ“Ｈ”レベル、“Ｌ”レベルと
なる。

【００４９】上記変化判定回路２４は、ラッチ回路２４
１と比較回路２４２により構成される。

【００５０】ラッチ回路２４１は、データ入力端子２１
に供給されるフレーム識別データＦＩＤを、クロック入
力端子２２に供給されるクロック信号Ｃに同期してラッ
チするように構成されている。

【００５１】比較回路２４２は、データ入力端子２１に
供給される現在のフレーム識別データＦＩＤとラッチ回
路２４１にラッチされている前回のフレーム識別データ
ＦＩＤとの一致するか否かを判定することにより、フレ
ーム識別データＦＩＤの変化の正常性を判定するように
構成されている。

【００５２】この比較回路２４２も２つの出力端子Ｃ，
Ｄを有する。各出力端子Ｃ，Ｄの出力レベルは、判定結
果が「正常」の場合（「変化有り」の場合）は、それぞ
れ““Ｌ”レベル，“Ｈ”レベルとなる。これに対し、
判定結果が「異常」の場合（「変化無し」の場合）は、
それぞれ“Ｈ”レベル，“Ｌ”レベルとなる。

【００５３】上記同期はずれ判定回路２５は、オア回路
２５１と、アンド回路２５２，２５４，２５８と、カウ
ンタ２５３，２５７と、インバータ２５５，２５９と、
ＲＳフリップフロップ回路２５６により構成されてい
る。

【００５４】オア回路２５１は、比較回路２３２の出力
端子Ａの出力と比較回路２４２の出力端子Ｃの出力との
論理和をとるようになっている。したがって、このオア
回路２５１の出力が“Ｈ”レベルになったとき、同期は
ずれ検出条件が成立したことになる。

【００５５】アンド回路２５２は、比較回路２３２の出
力端子Ｂの出力と比較回路２４２の出力Ｄの出力との論
理積をとるようになっている。したがって、このアンド
回路２５２の出力が“Ｈ”レベルになったとき、同期は
ずれ検出条件が成立していないことになる。

【００５６】オア回路２５１の出力は、カウンタ２５３
のクロック端子ＣＫに供給され、アンド回路２５２の出
力はカウンタ２５３のリセット端子Ｒに供給される。

【００５７】これにより、カウンタ２５３は、同期はず
れ検出条件が成立するためびにカウントアップし、この
条件が成立しないとリセットされる。

【００５８】カウンタ２５３の第１ビット目と第３ビッ
ト目の出力は、そのままアンド回路２５４に供給され、
第２ビット目の出力は、インバータ２５５を介してアン
ド回路２５４に供給される。

【００５９】これにより、アンド回路２５４の出力は、
カウンタ２５３のカウント値が“５”になったとき、
“Ｈ”レベルとなる。言い換えれば、アンド回路２５４
の出力は、同期はずれ検出条件が連続して５回成立した
とき、“Ｈ”レベルとなる。

【００６０】アンド回路２５４の出力は、ＲＳフリップ
フロップ回路２５６のセット端子Ｓに供給されている。
これにより、ＲＳフリップフロップ回路２５６は、同期
はずれ検出条件が、連続して５回成立すると、セット状
態となる。

【００６１】ＲＳフリップフロップ回路２５６がセット
状態となると、その出力端子Ｑから出力されるアラーム
信号ＡＲが“Ｈ”レベルとなる。これにより、フレーム
識別データＦＩＤのサンプリング回路に同期はずれが発
生したことが通知される。

【００６２】その結果、このサンプリング回路では、所
定の周期でサンプリング位相の切換えが実行される。

【００６３】アンド回路２５４の出力は、さらに、スイ
ッチ回路１Ａに供給されている。このスイッチ回路１Ａ
は、アンド回路２５４の出力が“Ｈ”レベルになると、
１サンプル期間だけデータ入力端子２１側に接続され
る。

【００６４】これにより、アンド回路２５４の出力が
“Ｈ”レベルになると、１サンプル分のフレーム識別デ
ータＦＩＤが、ラッチ回路２Ａにラッチされる。

【００６５】すなわち、この実施例では、サンプリング
位相の切換えに基づいて、スイッチ回路１Ａの接続状態
を周期的に切り換える場合、サンプリング位相の最初の
切換え時は、アンド回路２５４の出力に基づいて、切り
換えるようになっている。

【００６６】上記オア回路２５１の出力は、また、カウ
ンタ２５７のリセット端子Ｒに供給され、アンド回路２
５２の出力はカウンタ２５３のクロック端子ＣＫに供給
される。

【００６７】これにより、カウンタ２５７は、同期はず
れ検出条件が成立しないと、順次カウントアップし、同
期はずれ検出条件が成立すると、それが成立するたびに
リセットされる。

【００６８】このカウンタ２５７のカウント値が“５”
になると、ＲＳフリップフロップ回路２５６がリセット
される。これにより、アラーム信号ＡＲが“Ｌ”レベル
に設定される。

【００６９】この場合のカウント値の検出も、カウンタ
２５３のカウント値の検出と同様、アンド回路２５８と
インバータ２５９によりなされる。

【００７０】上記構成において、図３を参照しながら同
期はずれ検出動作を説明する。

【００７１】図３は、各サンプリングタイミングＴｎ
（ｎ＝１，２，…）ごとに、フレーム識別データＦＩＤ
と、期待値と、比較回路２３２，２４２の判定結果と、
カウンタ２５３，２５７のカウント値の変化の様子を示
すものである。

【００７２】今、図３のサンプリングタイミングＴ１
で、スイッチ回路１Ａがデータ入力端子２１に接続され
ているとする。

【００７３】これにより、データ入力端子２１に供給さ
れるフレーム識別データＦＩＤがスイッチ回路１Ａを介
してラッチ回路２Ａにラッチされる。

【００７４】その結果、比較回路２３２においては、
“００”同士の比較がなされるので、判定結果は「一
致」となる。

【００７５】これに対し、比較回路２４２の判定結果
は、ラッチ回路２４１のラッチデータが不定なので、不
定となる。これにより、カウンタ２５３のカウント値も
不定となる。

【００７６】次のサンプリングタイミングＴ２では、ス
イッチ回路１Ａは、加算回路３Ａ側に接続される。これ
により、ラッチ回路２Ａにラッチされる期待値は“０
１”となる。

【００７７】この場合、フレーム識別データＦＩＤも、
“０１”となっているので、比較回路２３２の判定結果
は、「一致」となる。また、比較回路２４２の判定結果
は「正常」となる。これにより、カウンタ２５３はリセ
ットされ、カウンタ２５７のカウント値は“１”とな
る。

【００７８】以下、サンプリングタイミングＴ５まで
は、フレーム識別データＦＩＤが正常に遷移するので、
比較回路２３２の判定結果は、常に、「一致」となり、
比較回路２４２の判定結果は、常に、「正常」となる。

【００７９】これにより、カウンタ２５３のカウント値
は“０”に保持され、カウンタ２５７のカウント値は、
順次増大し、サンプリングタイミングＴ５では、“４”
となる。

【００８０】サンプリングタイミングＴ６では、フレー
ム識別データＦＩＤは、本来のパターン“０１”ではな
く、“００”となっている。

【００８１】これにより、比較回路２３２の判定結果が
「不一致」となり、比較回路２４２の判定結果が「異
常」となって、同期はずれ検出条件が成立する。その結
果、カウンタ２５３のカウント値が“１”となり、カウ
ンタ２５７はリセットされる。

【００８２】この状態は、その後も続くので、カウンタ
２５３のカウント値は、順次増大し、カウンタ２５７の
カウント値は、“０”に保持される。

【００８３】なお、サンプリングタイミングＴ９では、
期待値がフレーム識別データＦＩＤと同じ“００”とな
るので、比較回路２５３の判定結果は「一致」となる。

【００８４】しかし、サンプリングタイミングＴ８のフ
レーム識別データＦＩＤも“００”であるので、比較回
路２４２の判定結果は、「異常」となる。

【００８５】したがって、この場合であっても、同期は
ずれ検出条件が成立し、カウンタ２５３のカウント値は
増大し、カウンタ２５７のカウント値は“０”に保持さ
れる。

【００８６】サンプリングタイミングＴ１０になると、
カウンタ２５３のカウント値が“５”になるので、アラ
ーム信号ＡＲが“Ｈ”レベルとなる。これにより、フレ
ーム識別データＦＩＤのサンプリング位相が制御され
る。

【００８７】図３には、この位相制御により、サンプリ
ングタイミングＴ１１におけるフレーム識別データＦＩ
Ｄが“００”から“１１”に変わった場合を示す。

【００８８】このサンプリングタイミングＴ１１では、
スイッチ回路１Ａがアンド回路２５４の出力により、デ
ータ入力端子２１側に接続されるので、ラッチ回路２Ａ
には、“１１”がラッチされる。

【００８９】これにより、サンプリングタイミングＴ１
１以降では、期待値が、“１１”を初期値として、順
次、“１１”→“００”→“０１”→“１０”…と遷移
する。

【００９０】図３には、アラーム信号ＡＲが“Ｈ”レベ
ルになった直後の位相制御により、同期がとれた場合を
示す。

【００９１】これにより、サンプリングタイミングＴ１
１以降では、フレーム識別データＦＩＤも順次、“１
１”→“００”→“０１”→“１０”…と遷移するの
で、サンプリングタイミングＴ１５でカウンタ２５７の
カウント値が“５”となる。

【００９２】これにより、アラーム信号ＡＲが“Ｌ”レ
ベルに設定され、サンプリング位相の制御が解除され
る。

【００９３】なお、サンプリング位相の制御周期は、５
フレーム周期より大きな周期に設定されている。

【００９４】これは、この周期を５フレーム周期より小
さくすると、サンプリング位相の切換えにより、同期が
とれた場合であっても、カウンタ２５７のカウント値が
“５”になる前に、次の位相切換えが実行される結果、
再び、同期がはずれてしまうからである。

【００９５】以上詳述したこの実施例によれば、次のよ
うな効果が得られる。

【００９６】（１）マルチフレーム単位ではなく、フレ
ーム段階で同期はずれを検出するようにしたので、同期
はずれ検出時間を短縮することができる。

【００９７】原理的には、２フレーム分の時間で同期は
ずれを検出することができる。これにより、フレーム数
が多くなればなるほど、従来より、大幅に同期はずれ検
出時間を短縮することができる。

【００９８】（２）また、一致判定回路２３に加え、変
化判定回路２４を設けるようにしたので、フレーム識別
データＦＩＤが偶然期待値と一致する場合であっても、
同期がとれていると誤判定されることを防止することが
できる。

【００９９】（３）また、同期はずれ検出条件が複数回
成立したとき初めて「同期はずれ」と判定するようにし
たので、同期はずれ検出結果の信頼性を向上させること
ができる。

【０１００】（４）また、フレーム段階で同期はずれを
検出するようにしたので、上記のように、信頼性向上機
能を持たせても、同期はずれ検出時間が長くなるのえを
防止することができる。

【０１０１】図４は、この発明の第２の実施例の構成を
示すブロック図である。

【０１０２】先の実施例では、２ビット単位で期待値と
の一致性と変化の正常性を判定する場合を説明した。こ
れに対し、この実施例は、ビット単位でこれらの判定を
行うようにしたものである。

【０１０３】なお、図４において、先の図２と同一機能
を果たす部分には同一符号を付す。

【０１０４】図において、３１は、２ビットのシリアル
データとしてデータ入力端子２１に供給されるフレーム
識別データＦＩＤをパラレルデータに変換するシリアル
／パラレル変換回路である。

【０１０５】３２Ｕは、パラレルデータに変換されたフ
レーム識別データＦＩＤの上位ビットの判定処理を行う
上位ビット判定回路であり、３３Ｌは、同じく、下位ビ
ットの判定処理を行う下位ビット判定回路である。

【０１０６】各判定回路３２Ｕ，３２Ｌは、図２の装置
と同様、一致判定回路２３と変化判定回路２４とを有す
る。

【０１０７】ここで、下位ビット判定回路３２Ｌの一致
判定回路２３と変化判定回路２４の構成は、基本的に
は、図２の構成と同じである。

【０１０８】これに対し、上位ビット判定回路３２Ｕに
おいては、一致判定回路２３の構成は、図２の構成と同
じであるが、変化判定回路２４の構成は、図２の構成と
は異なる。

【０１０９】すなわち、上位ビット判定回路３２Ｕの変
化判定回路２３においては、図２の変化判定回路２３に
ラッチ回路２４３を新たに付加した構成を有する。

【０１１０】これは、上位ビットの場合、１フレーム単
位ではなく、２フレーム単位でパターンが変化するから
である。

【０１１１】すなわち、上位ビットがこのような変化パ
ターンを有するために、フレームごとに、変化の有無を
判定する構成では、変化の正常性を判定することができ
ない。

【０１１２】そこで、この実施例では、ラッチ回路を２
段にし、連続する３フレーム分のデータを比較すること
により、変化の正常性を判定するようになっている。

【０１１３】この場合、比較回路２４２は、３フレーム
分のデータパターンが“００１”，“０１１”，“１１
０”，“１００”となれば、「正常」と判定し、それ以
外の場合は、「異常」と判定するように構成されてい
る。

【０１１４】図４の同期はずれ判定回路２５は、基本的
には、図２の同期はずれ判定回路２５と同じ構成を有す
る。

【０１１５】しかし、この図４の同期はずれ判定回路２
５においては、図２のオア回路２５１とアンド回路２５
２の代わりに、オア回路２６０，２６１，２６８、イン
バータ２６２〜２６５、アンド回路２６６，２６７，２
６９が設けられるようになっている。

【０１１６】ここで、オア回路２６０は、上位ビット判
定回路３２Ｕにおいて、同期はずれ検出条件の成立した
ことを検出する回路であり、オア回路２６１は、下位ビ
ット判定回路３２Ｌにおいて、同期はずれ検出条件が成
立したことを検出する回路である。

【０１１７】また、オア回路２６８は、各オア回路２６
０，２６１の出力の論理和をとることにより、カウンタ
２５３のクロック入力とカウンタ２５７のリセット入力
を得る回路である。

【０１１８】また、インバータ２６２，２６３とアンド
回路２６６は、上位ビット判定回路３２Ｕにおいて、同
期はずれ検出条件が成立していないことを検出する回路
であり、インバータ２６４，２６５とアンド回路２６７
は、下位ビット判定回路３２Ｌにおいて、て、同期はず
れ検出条件が成立していないことを検出する回路であ
る。

【０１１９】また、アンド回路２６９は、アンド回路２
６６，２６７の出力の論理積をとることにより、カウン
タ２５３のリセット入力と、カウンタ２５７のクロック
入力を得る回路である。

【０１２０】なお、インバータ２６２〜２６５は、「一
致」と「正常」の判定結果として、「不一致」と「異
常」の判定結果と同様、“Ｈ”レベルの信号を得るため
に設けられたものである。

【０１２１】すなわち、図５においては、比較回路２３
２，２４２の出力端子として、それぞれＡ，Ｃだけが用
いられるようになっている。

【０１２２】したがって、このままでは、「一致」と
「正常」の判定結果は、“Ｌ”レベルの信号により表さ
れることになる。

【０１２３】しかし、このままでは、カウンタ２５３，
２５７を駆動することができない。

【０１２４】そこで、インバータ３４３〜３４６を挿入
し、「一致」と「正常」の判定結果として、“Ｈ”レベ
ルの信号を得るようにしているわけである。

【０１２５】上述したような構成によれば、少なくとも
一方のビットで同期はずれ検出条件が成立すれば、カウ
ンタ２５３がカウントアップし、カウンタ２５７はリセ
ットされる。

【０１２６】これに対し、いずれのビットでも同期はず
れ検出条件が成立しなければ、カウンタ２５３はリセッ
トされ、カウンタ２５７はカウンタアップする。

【０１２７】この様子を図５に示す。なお、図５におい
ては、フレーム識別データＦＩＤの遷移パターンとし
て、図３の変化パターンと同じものを示す。

【０１２８】図５のサンプリングタイミングＴ２では、
上位ビット判定回路３２Ｕにおけるのラッチ回路２４１
のラッチデータが不定なので、比較回路２４２の判定結
果も不定となる。これにより、カウンタ２５３，２５７
のカウント値も不定となる。

【０１２９】サンプリングタイミングＴ３〜Ｔ５では、
上位ビット及び下位ビットのいずれにおいても、同期は
ずれ検出条件が成立しないので、カウンタ２５３がカウ
ントアップする。

【０１３０】サンプリングタイミングＴ６では、上位ビ
ットにおいては、同期はずれ検出条件が成立しないが、
下位ビットにおいて、この条件が成立する。これによ
り、カウンタ２５３のカウント値は“１”となり、カウ
ンタ２５７はリセットされる。

【０１３１】サンプリングタイミングＴ７〜Ｔ１０で
は、上位ビットと下位ビットの両方で、同期はずれ検出
条件が成立するので、カウンタ２５３は順次カウントア
ップし、カウンタ２５７のカウント値は“０”に保持さ
れる。

【０１３２】これにより、サンプリングタイミングＴ１
０では、アラーム信号ＡＲが“Ｈ”レベルとなる。

【０１３３】以下、サンプリングタイミングＴ１２にお
いて、同期はずれ検出条件が成立するものの、それ以降
のタイミングでは、この条件が成立しないので、サンプ
リングタイミングＴ１７で、アラーム信号ＡＲが“Ｌ”
レベルとなる。

【０１３４】この実施例においても、先の実施例と同様
の効果を得ることができることは勿論、各ビットごとに
判定処理を行っているため、先の実施例より判定精度を
高めることができる。

【０１３５】以上この発明の２つの実施例を詳細に説明
したが、この発明は、上述したような実施例に限定され
るものではない。

【０１３６】（１）例えば、先の実施例では、同期はず
れ検出条件が連続して複数回成立したとき、同期はずれ
と判定する場合を説明した。

【０１３７】しかし、この発明では、例えば、予め定め
た期間内に、同期はずれ検出条件が予め定めた回数成立
したとき、同期はずれと判定するようにしてもよい。

【０１３８】（２）また、この発明では、同期はずれ検
出条件が１回成立したとき、同期はずれと判定するよう
にしてもよい。

【０１３９】（３）このほかにも、この発明は、その要
旨を逸脱しない範囲で種々様々変形実施可能なことは勿
論である。

【０１４０】

【発明の効果】以上詳述したようにこの発明によれば、
短時間にかつ正確に同期はずれを検出することが可能な
同期はずれ検出装置を提供することができる。

【図面の簡単な説明】

【図１】請求項１に係る発明の構成を示すブロック図で
ある。

【図２】第１の実施例の構成を示すブロック図である。

【図３】図２の動作を説明するための図である。

【図４】第２の実施例の構成を示すブロック図である。

【図５】図４の動作を説明するための図である。

【図６】従来の同期はずれ検出方法を説明するための図
である。

【図７】従来の同期はずれ検出方法を説明するための図
でる。

【符号の説明】

１１ 一致判定手段 １２ 変化判定手段 １３ 同期はずれ判定手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各フレームごとにフレーム識別データが
   挿入されたマルチフレーム構成のディジタル信号を受信
   する受信装置に設けられ、受信信号の同期はずれを検出
   する同期はずれ検出装置において、 前記フレームごとに、前記フレーム識別データ(FID) と
   その期待値とが一致するか否かを判定する一致判定手段
   (11)と、 前記フレームごとに、前記フレーム検出データ(FID) の
   変化が正常か否かを判定する変化判定手段(12)と、 前記一致判定手段(11)の判定結果が不一致の場合と前記
   変化判定手段(12)の判定結果が異常の場合の少なくとも
   一方が生じたとき、前記受信信号の同期はずれと判定す
   る同期はずれ判定手段(13)とを具備したことを特徴とす
   る同期はずれ検出装置。
2. 【請求項２】 前記同期はずれ判定手段(13)は、前記一
   致判定手段(11)の判定結果が不一致の場合と前記変化判
   定手段(12)の判定結果が異常の場合の少なくとも一方
   が、予め定めた回数生じた場合に、前記受信信号の同期
   はずれと判定するように構成されていることを特徴とす
   る請求項１記載の同期はずれ検出装置。
3. 【請求項３】 前記一致判定手段(11)は、前記フレーム
   識別データ(FID) の各ビットごとに、前記期待値との一
   致性を判定するように構成され、 前記変化判定手段(12)は、前記フレーム識別データ(FI
   D) の各ビットごとに、変化の正常性を判定するように
   構成されていることを特徴とする請求項１記載の同期は
   ずれ検出装置。