KR930005373A - 맨체스터 코드 수신시 제어 프레임 감지회로 - Google Patents

맨체스터 코드 수신시 제어 프레임 감지회로 Download PDF

Info

Publication number
KR930005373A
KR930005373A KR1019910015048A KR910015048A KR930005373A KR 930005373 A KR930005373 A KR 930005373A KR 1019910015048 A KR1019910015048 A KR 1019910015048A KR 910015048 A KR910015048 A KR 910015048A KR 930005373 A KR930005373 A KR 930005373A
Authority
KR
South Korea
Prior art keywords
flip
output
signal
clock
input
Prior art date
Application number
KR1019910015048A
Other languages
English (en)
Other versions
KR940001511B1 (ko
Inventor
김광수
Original Assignee
이희종
금성산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이희종, 금성산전 주식회사 filed Critical 이희종
Priority to KR1019910015048A priority Critical patent/KR940001511B1/ko
Publication of KR930005373A publication Critical patent/KR930005373A/ko
Application granted granted Critical
Publication of KR940001511B1 publication Critical patent/KR940001511B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

내용 없음.

Description

맨체스터 코드 수신시 제어 프레임 감지회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 (가) 내지 (라)는 본 발명 멘체스터 코드 수신시 제어 크레임 감지회로도,
제5도 (가) 내지 (라)는 제4도의 각 부 파형 및 타이밍도.

Claims (1)

  1. 제어 신호(C11,C22)를 각기 플립플롭(FF12,FF13)의 세트(SET) 및 클리어 단자(CLR)에 입력하고 클럭신호(C8,C18)를 상기 플립플롭(FF12,FF13)의 클럭 단자에 입력하여 상기 플립플롭(FF12)의 출력을 배타적 오아링하여 그 출력을 플립플롭(FF14)에 인가하고 상기 플립플롭(FF14)에 제2클럭 신호(CK2)를 클럭신호로 입력하며 그 출력으로부터 비동기 에러신호(DRR)를 검출하고, 상기 플립플롭(FF13)의 출력을 앤드 케이트(AD11)에 의해 앤드 로직을 취한 후 이를 쉬프트 레지스터(12A)에 인가하여 비공기 에러 검출부(12)를 구성하고, 멘체스터 리시브 코드(MRD)를 플립플롭(FF10,FF11)에 각긱 입력하고 그 클럭단자에 시스템 클럭(CK20)을 인가하며 그 반전을 출력을 입력신호(MRC)와 함께 앤드 및 노아 로직을 취하고 그 출력을 오아링하여 제2클럭 신호를 발생시키도록 하여 제2클럭 발생부(11)를 구성하며, 상기 쉬프트 레지스터(12A)의 출력과 감지하려는 MRD 코드에 대한 16비트 데이타를 각기 비교기(CP10)에 입력하여 수신 코드 비교부(13)를 구성함, 시스템 클럭(CK20)을 카운터(C10)에 입력하여 그 출력으로부터 MRC 신호의 에지가 허용 범위에서 발생치 않을 때 상기 플립플롭(FF12,FF13)에 제어 신호를 가하여 그 출력에서 에러에 따른 신호가 출력되록 하고 허용 범위내에서 MRC 신호의 에지가 발생할 때에는 그 출력에서 정상적인 신호가 출력되도록 하는 카운터부(10)를 포함하여 구성한 것을 특징으로 하는 맨체스터 코드 수신시 제어 프레임 잠지회로
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910015048A 1991-08-29 1991-08-29 맨체스터 코드 수신시 제어 프레임 감지회로 KR940001511B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910015048A KR940001511B1 (ko) 1991-08-29 1991-08-29 맨체스터 코드 수신시 제어 프레임 감지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910015048A KR940001511B1 (ko) 1991-08-29 1991-08-29 맨체스터 코드 수신시 제어 프레임 감지회로

Publications (2)

Publication Number Publication Date
KR930005373A true KR930005373A (ko) 1993-03-23
KR940001511B1 KR940001511B1 (ko) 1994-02-23

Family

ID=19319316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015048A KR940001511B1 (ko) 1991-08-29 1991-08-29 맨체스터 코드 수신시 제어 프레임 감지회로

Country Status (1)

Country Link
KR (1) KR940001511B1 (ko)

Also Published As

Publication number Publication date
KR940001511B1 (ko) 1994-02-23

Similar Documents

Publication Publication Date Title
KR900003705A (ko) 일부 및 시각의 보정방법
KR930003595A (ko) 위상 오차 처리기
KR930005373A (ko) 맨체스터 코드 수신시 제어 프레임 감지회로
KR900016861A (ko) 프롬(Programmable ROM) 내장 마이크로 컴퓨터
KR910006855A (ko) 인터럽트 제어회로
KR100274200B1 (ko) 두얼포트램의데이터액세스장치
KR900007296B1 (ko) 차재용 마이크로콤퓨터 응용 제어장치
KR960027232A (ko) 전동기 엔코더의 에러 검출장치
KR0160192B1 (ko) 다중 경보 인식 장치
JPS6291870A (ja) 回路ユニツトの異常検出装置
SU1247876A1 (ru) Сигнатурный анализатор
KR940007908B1 (ko) 복수센서의 이상상태 검출회로
KR930006490Y1 (ko) 카드 해독기의 카드 삽입방향 검출장치
KR940002700A (ko) 제어 보드의 보드 선택 신호 검증 회로
JPS62133841A (ja) 非同期直列方式デ−タ通信システム
KR930016894A (ko) Cpu 종류의 감지방법과 그 표시장치
JPS59161740A (ja) パリテイエラ−検出方式
JPH02219119A (ja) 拡張ボード検知回路
JPH02158210A (ja) パルス異常検出回路
JPH0259847A (ja) 割込み制御回路
JPH02118734A (ja) Cpuデータ検出回路
KR910019041A (ko) 카세트 테이프의 시작 및 종료점 감지 방법
EP0300507A2 (en) Generator for generating a bus cycle end signal for debugging operation
JPS6198445A (ja) ル−プモ−ド検出回路
JPH02244234A (ja) インターフェース信号のタイミングマージン試験装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee