JP2970690B2

JP2970690B2 - 同期制御回路

Info

Publication number: JP2970690B2
Application number: JP2403502A
Authority: JP
Inventors: 博行原田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-12-19
Filing date: 1990-12-19
Publication date: 1999-11-02
Anticipated expiration: 2014-11-02
Also published as: JPH04217138A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばＢＳチューナ
などに用いられるもので、同期パターンの検出状況によ
って同期状態・非同期状態を決定する同期制御回路に係
り、特には、その異常状態の検出方式に関する。

【０００２】

【従来の技術】図３は、入力信号から同期パターンを検
出し、その検出状況に応じて同期状態・非同期状態を決
定するように構成された従来の同期制御回路の電気的構
成を示すブロック線図である。

【０００３】図に示すように、１は信号入力端子、２は
同期パターン検出回路、３は同期保護回路、４は同期パ
ターン検出出力、５は同期状態フラグ出力である。同期
パターン検出回路２は、信号入力端子１から入力した信
号中に予め設定されている同期パターンが含まれている
かどうかを判断し、同期パターンを検出したときに同期
パターン検出出力４を同期保護回路３に送出するように
構成されている。同期保護回路３は、入力した同期パタ
ーン検出出力４の状態に応じて同期状態と非同期状態と
のいずれであるかを決定し、同期状態フラグ出力５とし
て送出するように構成されている。

【０００４】次に、この従来の同期制御回路の動作を、
図４のタイミングチャートに基づいて説明する。

【０００５】信号入力端子１から入力された信号中に所
定ｎビットの特定の同期パターンが含まれているとき、
同期パターン検出回路２はパルス状の同期パターン検出
出力４を同期保護回路３に送出する。この同期パターン
検出出力４の１パルスは、１個の同期パターンの検出に
対応している。入力信号は、一定周期（同期パターン間
隔Ｔ）で繰り返される同期パターンを伴っている。した
がって、受信電波の状態が正常である限りにおいて、同
期パターン検出回路２は、一定の同期パターン間隔Ｔで
同期パターンを検出し、その結果として、一定の同期パ
ターン間隔Ｔで同期パターン検出出力４を同期保護回路
３に送出する。

【０００６】同期保護回路３は、それが非同期状態にあ
るときに、一定の同期パターン間隔Ｔで同期パターン検
出出力４をＮ回連続して入力した場合に同期状態とみな
して同期状態フラグ出力５を“Ｌ”の非同期状態から
“Ｈ”の同期状態に反転する。

【０００７】さらに、同期保護回路３は、同期状態に移
行した時点から基準クロックのカウントを開始し、同期
パターン間隔Ｔと同一の周期でカウントアップを繰り返
すためのカウンタを起動する。そして、カウントアップ
のタイミングで次の同期パターン検出出力４が入力され
てくるかどうかを監視している。つまり、そのカウンタ
は、次に同期パターンが来るべき時刻を定めている。こ
の同期パターンが来るべき時刻に、同期パターン検出出
力４の入力があれば、同期保護回路３は必ず同期状態を
維持し、同期状態フラグ出力５として“Ｈ”の送出状態
を継続する。

【０００８】同期保護回路３が“Ｌ”の同期状態フラグ
出力５を送出する非同期状態への反転は、次の条件下で
生じる。受信電波の状況が悪化するなどの原因で入力信
号から同期パターンが一瞬欠落すると、同期パターン検
出回路２は同期パターンミスを起こし、同期パターン検
出出力４も欠落する。同期保護回路３は、同期パターン
が来るべき時刻において同期パターン検出出力４が欠落
した回数をカウントする。その同期パターンミスのカウ
ント数が通算でＭ回となったときに非同期状態と判定
し、同期状態フラグ出力５を“Ｌ”にする。ここで、Ｎ
は、上記のように、同期状態と判定する条件としての同
期パターン検出出力４の連続検出回数である。もっと
も、Ｍ＞Ｎであれば、同期パターンミスをカウントして
も、同期パターン検出出力４をＮ回以上連続して検出し
たときは、リセットにより同期パターンミスのカウント
数をキャンセルして初期化する。

【０００９】例えばＮ＝３、Ｍ＝８とした場合における
同期パターンミスのカウント状況についての２，３の例
を以下に示す。

【００１０】同期パターンの検出状態を１，同期パター
ンミスを０で表すとして、例えば、検出（１），ミス（０）１１１００００００００ミスのカウント数０００１２３４５６７８のようになり、同期パターンミス０の数をカウントし
て、それが８になったときに非同期状態と判定し、同期
状態フラグ出力５を“Ｌ”に反転する。これは、同期パ
ターンミスが連続して８回生じているので、同期パター
ンミスの発生開始から同期状態フラグ出力５の“Ｌ”へ
の反転までの時間が最も短いものとなっている。また、
例えば、検出（１），ミス（０）１００１０１０００１００ミスのカウント数０１２２３３４５６６７８のようにカウントして同期状態フラグ出力５を“Ｌ”に
反転する。さらに、例えば、検出（１），ミス（０）１００１１１０００１１１ミスのカウント数０１２２２０１２３３３０のように、同期パターンミスを何回かカウントしていて
も、同期パターン検出出力４をＮ＝３回（以上）連続し
て検出すると、カウントをキャンセルして、最初からの
カウントを繰り返す。

【００１１】

【発明が解決しようとする課題】従来の同期制御回路は
以上のように構成されており、同期パターンミスを検出
してもその回数が通算でＭ回に達するまでは同期状態フ
ラグ出力５の“Ｌ”への反転が行われず、また、上記の
最後の例のようにキャンセルがあると同期パターンミス
の発生開始から同期状態フラグ出力５の“Ｌ”への反転
までの時間が延長されるので、電波状況の悪化に起因し
た同期パターンの欠落の場合はともかく、チューナの回
路部品の動作不良や故障あるいは不測のケーブル抜けな
どに起因した突発的な異常状態の発生によって同期パタ
ーン欠落が生じた場合であっても、入力信号での異常発
生から異常状態検出までに必ずある一定以上の時間を必
要とすることになり、異常に対する対応に長いロスタイ
ムを要するという不都合が生じていた。

【００１２】この発明は、上記のような不都合を解消す
るために創案されたもので、入力信号に突発的な異常状
態を生じた場合に、ロスタイムをできるだけ少なくして
素早く異常状態を検出することができる同期制御回路を
得ることを目的とする。

【００１３】

【課題を解決するための手段】この発明に係る同期制御
回路は、入力信号から予め設定された同期パターンを検
出する同期パターン検出回路と、入力信号から予め設定
された異常パターンを検出する異常パターン検出回路
と、前記同期パターン検出回路からの同期パターン検出
状況を示す同期パターン検出出力に応じて同期状態・非
同期状態を決定する同期保護回路と、前記同期保護回路
の同期状態を示す信号，同期パターンが入力されるべき
時刻を示す信号および前記異常パターン検出回路による
異常パターン検出出力に基づいて異常状態を検出する異
常状態検出回路とを備えたものである。

【００１４】

【作用】この発明における異常パターン検出回路は、入
力信号から予め設定された異常パターンを検出する。ま
た、異常状態検出回路は、同期保護回路が同期状態とな
っている期間において、本来同期パターンが入力される
べき時刻に異常パターン検出回路が異常パターンを検出
したときに異常状態を検出する。

【００１５】

【実施例】図１は、この発明の一実施例に係る同期制御
回路の電気的構成を示すブロック線図である。

【００１６】装置外部から信号の入力が行われる信号入
力端子１は、同期パターン検出回路２と異常パターン検
出回路６とに接続されている。同期パターン検出回路２
は、入力信号中に予め設定された同期パターンが含まれ
ているときに同期パターン検出出力４を同期保護回路３
に送出するようになっている。異常パターン検出回路６
は、入力信号から予め設定された異常パターンを検出し
たときに異常パターン検出出力７を異常状態検出回路９
に送出するようになっている。

【００１７】同期保護回路３は、従来例と同様に、非同
期状態にあるときに一定の同期パターン間隔Ｔで同期パ
ターン検出出力４をＮ回連続して入力した場合に同期状
態になったとみなして同期状態フラグ出力５を“Ｌ”の
非同期状態から“Ｈ”の同期状態に反転して外部と異常
状態検出回路９とに送出するように構成されている。

【００１８】さらに、同期保護回路３は、同期状態に移
行した時点から内蔵のカウンタを起動して基準クロック
のカウントを開始し、同期パターン間隔Ｔと同一の周期
でカウントアップを繰り返しながら、各カウントアップ
のタイミングで次の同期パターン検出出力４が入力され
てくるかどうかを監視することによって次に同期パター
ンが来るべき時刻を定めている。この同期パターンが来
るべき時刻に、同期パターン検出出力４の入力があれ
ば、同期保護回路３は必ず同期状態を維持し同期状態フ
ラグ出力５として“Ｈ”を送出するようになっている。

【００１９】上記のように、同期保護回路３は同期状態
において次に同期パターンが入力されるべき時刻を決定
しているが、これが同期パターンタイミングパルス８と
して異常状態検出回路９に導かれるようになっている。

【００２０】同期保護回路３は、次の条件下で、同期状
態フラグ出力５を“Ｈ”から“Ｌ”の非同期状態に反転
する。すなわち、同期パターンが来るべき時刻において
同期パターン検出出力４が欠落した回数をカウントし、
その同期パターンミスのカウント数が通算でＭ回になっ
たときである。ただし、同期パターンミスをカウントし
ても、同期パターン検出出力４をＮ回以上連続して検出
したときは、リセットによって同期パターンミスのカウ
ント数をキャンセルして初期化する。

【００２１】異常状態検出回路９は、同期保護回路３か
ら入力した同期状態フラグ出力５が同期状態の“Ｈ”を
示している期間において、同期保護回路３からの本来の
同期パターンが入力されるべき時刻を示す同期パターン
タイミングパルス８の入力タイミングで異常パターン検
出回路６からの異常パターン検出出力７を入力したとき
に限り、外部に対し入力信号に異常状態が発生したこと
を示す異常状態検出出力１０を送出するようになってい
る。

【００２２】次に、上記のように構成された同期制御回
路の動作を図２に示すタイミングチャートに基づいて説
明する。

【００２３】同期パターン検出回路２は、信号入力端子
１からの入力信号中に特定の同期パターンを検出する
と、同期保護回路３に対して“Ｈ”の同期パターン検出
出力４を送出する。同期保護回路３は、それが非同期状
態にあるときに、一定の同期パターン間隔Ｔで同期パタ
ーン検出出力４をＮ回連続して入力した場合に同期状態
とみなして同期状態フラグ出力５を“Ｌ”の非同期状態
から“Ｈ”の同期状態に反転する。そして、同期状態に
移行した時点から周期Ｔでカウントアップを繰り返すカ
ウンタを起動し、カウントアップのタイミングで次の同
期パターン検出出力４が入力されてくるかどうかを監視
し、その時刻に同期パターン検出出力４の入力があれ
ば、同期保護回路３は同期状態フラグ出力５として
“Ｈ”を出力する同期状態を維持する。

【００２４】受信電波の状況が悪化するなどの原因で入
力信号から同期パターンが欠落すると、同期パターン検
出回路２は同期パターンミスを起こし、同期パターン検
出出力４も欠落する。同期保護回路３は、同期パターン
が来るべき時刻において同期パターン検出出力４が欠落
した回数をカウントする。その同期パターンミスのカウ
ント数が通算でＭ回となったときに非同期状態と判定し
て同期状態フラグ出力５を“Ｌ”にする。ただし、同期
パターンミスのカウント途中で、同期パターン検出出力
４をＮ回以上連続して検出したときは、リセットによっ
て同期パターンミスのカウント数をキャンセルして初期
化する。

【００２５】以上の動作は、従来例と同様である。次
に、突発的な異常状態が発生した場合について説明す
る。

【００２６】同期保護回路３が非同期状態にあるとき
は、本来同期パターンが入力されるべき時刻に異常パタ
ーン検出回路６から図中Ａで示す異常パターン検出出力
７を入力しても（このときは同期パターン検出出力４は
なく、同期パターンミスとなる）、同期パターンタイミ
ングパルス８が存在していないために、異常状態検出回
路９は異常状態検出出力１０を出力することはない。非
同期状態であるからその必要がないためである。

【００２７】同期保護回路３が同期状態にあるときは、
異常状態検出回路９に異常パターン検出出力７を入力し
ても、その入力のタイミングが図中Ｂで示すように本来
同期パターンが入力されるべき時刻（同期パターンタイ
ミングパルス８）からずれているのであれば、異常状態
検出出力１０を出力することはない。これは次の理由に
よる。

【００２８】異常パターンとしてコードが、例えばオー
ルゼロのものを予め設定したとする。入力信号中のデー
タ部分のコードはランダムであり、種々様々なパターン
を取り得るが、そのうちの１つにオールゼロもあり得
る。データ部分でオールゼロを検出しても、それが異常
パターンなのか単なるデータの一例であるのかの区別が
つかない。もし、区別がつくのであれば、異常状態検出
回路９は不要であり、異常パターン検出回路６のみで済
むことになる。それゆえに、異常パターン検出出力７の
タイミング（Ｂ）が同期パターンタイミングパルス８
（同期パターン検出出力４の入力されるべき時刻）から
ずれているときは異常状態検出出力１０を出力すること
が現実的にできないのである。

【００２９】上記のような理由から、オールゼロの異常
パターンとオールゼロのデータ部分とを区別する必要が
ある。そして、さいわいなことに同期パターン部分では
コードがオールゼロとなることはないので、同期パター
ンタイミングパルス８と同じタイミングでオールゼロを
検出したときは、それは異常パターンであることを示し
ている。この発明の本質はこの点にあり、異常状態検出
回路９は、同期保護回路３が同期状態にあって“Ｈ”の
同期状態フラグ出力５を入力している状態において、同
期パターンタイミングパルス８と同じタイミングで（本
来同期パターンが入力されるべき時刻に）、図中Ｃで示
すような異常パターン検出出力７を入力したとき（この
ときも同期パターン検出出力４はなく、同期パターンミ
スとなる）に限って異常状態検出出力１０を送出する。

【００３０】この場合の異常状態検出出力１０の送出の
タイミングは、同期状態フラグ出力５が“Ｌ”となる非
同期状態への反転の時機よりも前の段階で行われてお
り、ロスタイムを少なくしながら異常状態を素早く検出
することができる。

【００３１】なお、上記実施例では、同期パターン検出
出力４、同期状態フラグ出力５、異常パターン検出出力
７、同期パターンタイミングパルス８および異常状態検
出出力１０をそれぞれアクティブハイとしたが、いずれ
についてもアクティブロウとしてもかまわない。

【００３２】

【発明の効果】以上説明したように、この発明によれ
ば、予め設定された異常パターンを検出する異常パター
ン検出回路と、同期状態でかつ本来同期パターンが入力
されるべき時刻に異常パターンの検出が行われたときに
異常状態を検出する異常状態検出回路を設けたので、入
力信号に突発的な異常状態が発生した場合には、同期パ
ターン検出回路と同期保護回路との働きによる同期状態
から非同期状態への反転の時機よりも早い段階で異常状
態を検出することができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施例に係る同期制御回路の一実施例
の電気的構成を示すブロック線図である。

【図２】本実施例の動作説明に供するタイミングチャー
トである。

【図３】従来例の同期制御回路の電気的構成を示すブロ
ック線図である。

【図４】従来例の動作説明に供するタイミングチャート
である。

【符号の説明】

１信号入力端子２同期パターン検出回路３同期保護回路４同期パターン検出出力５同期状態フラグ出力６異常パターン検出回路７異常パターン検出出力８同期パターンタイミングパルス９異常状態検出回路１０異常状態検出出力

Claims

(57)【特許請求の範囲】

【請求項１】入力信号から予め設定された同期パター
ンを検出する同期パターン検出回路と、入力信号から予
め設定された異常パターンを検出する異常パターン検出
回路と、前記同期パターン検出回路からの同期パターン
検出状況を示す同期パターン検出出力に応じて同期状態
・非同期状態を決定する同期保護回路と、前記同期保護
回路の同期状態を示す信号，同期パターンが入力される
べき時刻を示す信号および前記異常パターン検出回路に
よる異常パターン検出出力に基づいて異常状態を検出す
る異常状態検出回路とを備えた同期制御回路。