JP2980304B2 - クロック障害検出回路 - Google Patents
クロック障害検出回路Info
- Publication number
- JP2980304B2 JP2980304B2 JP6177442A JP17744294A JP2980304B2 JP 2980304 B2 JP2980304 B2 JP 2980304B2 JP 6177442 A JP6177442 A JP 6177442A JP 17744294 A JP17744294 A JP 17744294A JP 2980304 B2 JP2980304 B2 JP 2980304B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- level
- counter
- signal
- monitored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等の各制
御部で使用されるクロックの異常を検出するクロック障
害検出回路に関するものである。
御部で使用されるクロックの異常を検出するクロック障
害検出回路に関するものである。
【０００２】
【従来の技術】従来のクロック障害検出回路は、単安定
マルチバイブレータにＣＲフィルタを接続し、当該ＣＲ
フィルタの時定数により決定される所定時間内にクロッ
クの変化があったか否かを検出する。これにより、所定
時間内にクロックのレベルの変化があれば、クロックは
正常と判断し、所定時間内にクロックのレベルの変化が
なければ、クロックは異常と判断する。この結果、クロ
ックがハイレベルかロウレベルのいずれかに固定してし
まうような異常状態を検出することができる。
マルチバイブレータにＣＲフィルタを接続し、当該ＣＲ
フィルタの時定数により決定される所定時間内にクロッ
クの変化があったか否かを検出する。これにより、所定
時間内にクロックのレベルの変化があれば、クロックは
正常と判断し、所定時間内にクロックのレベルの変化が
なければ、クロックは異常と判断する。この結果、クロ
ックがハイレベルかロウレベルのいずれかに固定してし
まうような異常状態を検出することができる。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような課題があった。即ち、ク
ロックは、正常な状態では、一定の周期でハイレベルと
ロウレベルを交互に繰り返すが、従来の技術では、一定
時間内にクロックのレベルの変化が検出されれば正常と
みなしてしまう。従って、ハイレベルとロウレベルとの
変化の頻度が異常に多くなってしまうようなクロックの
障害は正常な状態と区別することができず、異常である
ことを検出することができなかった。また、従来の技術
では、監視時間の設定は、コンデンサと抵抗の時定数に
より決められるため、現在のクロックの精度に適合した
ナノ秒単位の短い時間を設定することができなかった。
更に、コンデンサと抵抗のアナログ素子により回路を構
成していたため、このようなクロック障害検出回路をＬ
ＳＩ内に組み込むことは困難であった。
た従来の技術には、次のような課題があった。即ち、ク
ロックは、正常な状態では、一定の周期でハイレベルと
ロウレベルを交互に繰り返すが、従来の技術では、一定
時間内にクロックのレベルの変化が検出されれば正常と
みなしてしまう。従って、ハイレベルとロウレベルとの
変化の頻度が異常に多くなってしまうようなクロックの
障害は正常な状態と区別することができず、異常である
ことを検出することができなかった。また、従来の技術
では、監視時間の設定は、コンデンサと抵抗の時定数に
より決められるため、現在のクロックの精度に適合した
ナノ秒単位の短い時間を設定することができなかった。
更に、コンデンサと抵抗のアナログ素子により回路を構
成していたため、このようなクロック障害検出回路をＬ
ＳＩ内に組み込むことは困難であった。
【０００４】
【課題を解決するための手段】本発明のクロック障害検
出回路は、上述した課題を解決するため、以下の点を特
徴とするものである。 （１） 異常検出用の基準クロックに同期させて、被監視クロ
ックのレベルを監視し、被監視クロックのレベルが所定
時間以上変化しない状態であるか否かを検出するレベル
監視部を備える。被監視クロックのレベルが一定時間
内で変化する際のその変化点の数を監視し、当該変化点
の数が所定数以上か否かを検出する変化点監視部を備え
る。レベル監視部及び変化点監視部の出力信号が入力
され、当該レベル監視部及び変化点監視部で検出された
各障害の状態に応じた信号が出力される障害判定部を備
える。
出回路は、上述した課題を解決するため、以下の点を特
徴とするものである。 （１） 異常検出用の基準クロックに同期させて、被監視クロ
ックのレベルを監視し、被監視クロックのレベルが所定
時間以上変化しない状態であるか否かを検出するレベル
監視部を備える。被監視クロックのレベルが一定時間
内で変化する際のその変化点の数を監視し、当該変化点
の数が所定数以上か否かを検出する変化点監視部を備え
る。レベル監視部及び変化点監視部の出力信号が入力
され、当該レベル監視部及び変化点監視部で検出された
各障害の状態に応じた信号が出力される障害判定部を備
える。
【０００５】当該障害判定部の出力信号が入力される
とカウンタにデータがロードされ、基準クロックの入力
回数を前記カウンタにより計数し、被監視クロックのレ
ベルが所定時間以上変化しない状態では、前記カウンタ
の計数が所定数以上となると異常と判定してクロック障
害判定信号を出力し、また、変化点の数が所定数以上の
状態では前記所定数が前記カウンタにロードされ、直ち
に異常と判定してクロック障害判定信号を出力する計数
部を備える。 （２） （１）の計数部は、以下のように構成される。 被監視クロックがハイレベルに固定される時間を計数
する第１のカウンタを備える。被監視クロックがロウ
レベルに固定される時間を計数する第２のカウンタを備
える。
とカウンタにデータがロードされ、基準クロックの入力
回数を前記カウンタにより計数し、被監視クロックのレ
ベルが所定時間以上変化しない状態では、前記カウンタ
の計数が所定数以上となると異常と判定してクロック障
害判定信号を出力し、また、変化点の数が所定数以上の
状態では前記所定数が前記カウンタにロードされ、直ち
に異常と判定してクロック障害判定信号を出力する計数
部を備える。 （２） （１）の計数部は、以下のように構成される。 被監視クロックがハイレベルに固定される時間を計数
する第１のカウンタを備える。被監視クロックがロウ
レベルに固定される時間を計数する第２のカウンタを備
える。
【０００６】
【作用】被監視クロックは、正常な状態では一定周期の
パルスとなる。被監視クロックの異常状態は、ハイレベ
ル又はロウレベルに固定（スタック）し、パルスとなら
なくなる状態と、パルスの周期が異常に短くなる高周波
状態とがある。レベル監視部は、被監視クロックのスタ
ック状態を監視し、変化点監視部は、被監視クロックの
高周波状態を監視する。これらのレベル監視部及び変化
点監視部から出力される信号は、障害判定部に入力され
る。そして、障害判定部により、各障害の状態に応じた
信号が出力され、その信号は計数部に入力される。計数
部では、スタック状態での基準クロックの入力回数をカ
ウンタにより計数し、所定数以上となると、異常と判定
し、クロック障害判定信号を出力する。また、計数部の
カウンタには、高周波状態では障害判定部により所定数
がロードされ、直ちに異常と判定され、クロック障害判
定信号が出力される。
パルスとなる。被監視クロックの異常状態は、ハイレベ
ル又はロウレベルに固定（スタック）し、パルスとなら
なくなる状態と、パルスの周期が異常に短くなる高周波
状態とがある。レベル監視部は、被監視クロックのスタ
ック状態を監視し、変化点監視部は、被監視クロックの
高周波状態を監視する。これらのレベル監視部及び変化
点監視部から出力される信号は、障害判定部に入力され
る。そして、障害判定部により、各障害の状態に応じた
信号が出力され、その信号は計数部に入力される。計数
部では、スタック状態での基準クロックの入力回数をカ
ウンタにより計数し、所定数以上となると、異常と判定
し、クロック障害判定信号を出力する。また、計数部の
カウンタには、高周波状態では障害判定部により所定数
がロードされ、直ちに異常と判定され、クロック障害判
定信号が出力される。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明のクロック障害検出回路の
一実施例のブロック図である。図示の装置は、レベル監
視部１、変化点監視部２、障害判定部３、計数部４から
成る。レベル監視部１は、被監視クロックがハイレベル
又はロウレベルに固定される時間を監視する。即ち、レ
ベル監視部１は、被監視クロックＱ２を異常検出用の基
準クロックＱ１に同期させて出力し、被監視クロックＱ
２がハイレベル又はロウレベルに固定されたときはハイ
レベル又はロウレベルに固定された信号を出力する。
に説明する。図１は、本発明のクロック障害検出回路の
一実施例のブロック図である。図示の装置は、レベル監
視部１、変化点監視部２、障害判定部３、計数部４から
成る。レベル監視部１は、被監視クロックがハイレベル
又はロウレベルに固定される時間を監視する。即ち、レ
ベル監視部１は、被監視クロックＱ２を異常検出用の基
準クロックＱ１に同期させて出力し、被監視クロックＱ
２がハイレベル又はロウレベルに固定されたときはハイ
レベル又はロウレベルに固定された信号を出力する。
【０００８】変化点監視部２は、被監視クロックＱ２の
ハイレベルとロウレベルとの間の変化点の数が一定時間
内で所定数以上となったときに異常変化点検出信号Ｑ６
を出力する。即ち、変化点監視部２は、カウンタ回路、
微分回路、比較回路等（図示省略）を備えている。そし
て、微分回路等により被監視クロックの立上がり点又は
立下がり点を検出し、基準クロックＱ１により規定され
る所定時間内で検出された検出点の数を内部のカウンタ
回路により計数する。その後、この計数値が所定数以上
であるか否かを比較回路により比較し、所定数以上であ
るときは、異常変化点検出信号Ｑ６を出力する。
ハイレベルとロウレベルとの間の変化点の数が一定時間
内で所定数以上となったときに異常変化点検出信号Ｑ６
を出力する。即ち、変化点監視部２は、カウンタ回路、
微分回路、比較回路等（図示省略）を備えている。そし
て、微分回路等により被監視クロックの立上がり点又は
立下がり点を検出し、基準クロックＱ１により規定され
る所定時間内で検出された検出点の数を内部のカウンタ
回路により計数する。その後、この計数値が所定数以上
であるか否かを比較回路により比較し、所定数以上であ
るときは、異常変化点検出信号Ｑ６を出力する。
【０００９】障害判定部３は、オア回路、所定のデータ
を格納したレジスタ回路等から成る。そして、レベル監
視部１及び変化点監視部２のそれぞれの出力信号を、そ
れぞれ入力Ａ、Ｂとして入力する。レベル監視部１及び
変化点監視部２は、同時に信号を出力することはなく、
いずれか一方のみが障害判定部３に入力される。そし
て、レベル監視部１又は変化点監視部２のいずれかの出
力信号がカウンタＣ１のロード信号として出力される。
一方、カウンタＣ２には、この出力信号がインバータを
介してロード信号Ｑ８として入力される。
を格納したレジスタ回路等から成る。そして、レベル監
視部１及び変化点監視部２のそれぞれの出力信号を、そ
れぞれ入力Ａ、Ｂとして入力する。レベル監視部１及び
変化点監視部２は、同時に信号を出力することはなく、
いずれか一方のみが障害判定部３に入力される。そし
て、レベル監視部１又は変化点監視部２のいずれかの出
力信号がカウンタＣ１のロード信号として出力される。
一方、カウンタＣ２には、この出力信号がインバータを
介してロード信号Ｑ８として入力される。
【００１０】計数部４は、図１に示すように、カウンタ
Ｃ１、Ｃ２、デコーダＤ１、Ｄ２、保持回路Ｈ１から成
る。カウンタＣ１は、ロード信号Ｑ７の入力時にロード
データＱ９を入力し、基準クロックＱ１の入力毎に計数
を行なう。例えば、ロードデータＱ９が“０”であれ
ば、“０”から計数を開始する。また、ホールド信号の
入力時に計数を停止し、その時の計数値Ｑ１４を保持す
る。カウンタＣ２は、ロード信号Ｑ７をインバータ５に
より反転したロード信号Ｑ８の入力時にロードデータＱ
９を入力し、基準クロックＱ１の入力毎に計数を行な
う。例えば、ロードデータＱ９が“０”であれば、
“０”から計数を開始する。また、ホールド信号の入力
時に計数を停止し、その時の計数値Ｑ１４を保持する。
Ｃ１、Ｃ２、デコーダＤ１、Ｄ２、保持回路Ｈ１から成
る。カウンタＣ１は、ロード信号Ｑ７の入力時にロード
データＱ９を入力し、基準クロックＱ１の入力毎に計数
を行なう。例えば、ロードデータＱ９が“０”であれ
ば、“０”から計数を開始する。また、ホールド信号の
入力時に計数を停止し、その時の計数値Ｑ１４を保持す
る。カウンタＣ２は、ロード信号Ｑ７をインバータ５に
より反転したロード信号Ｑ８の入力時にロードデータＱ
９を入力し、基準クロックＱ１の入力毎に計数を行な
う。例えば、ロードデータＱ９が“０”であれば、
“０”から計数を開始する。また、ホールド信号の入力
時に計数を停止し、その時の計数値Ｑ１４を保持する。
【００１１】これらのカウンタＣ１、Ｃ２には、それぞ
れデコーダＤ１、Ｄ２が接続されている。デコーダＤ
１、Ｄ２は、所定値“Ｘ”でデコード値を出力し、それ
ぞれカウンタＣ１、Ｃ２にホールド信号を出力する。デ
コーダＤ１、Ｄ２のデコード値“Ｘ”は、保持回路Ｈ１
に保持され、障害判定信号Ｑ１４として出力される。ま
た、図１において、端子から入力される基準クロックＱ
１及びリセット信号Ｑ３は、レベル監視部１、変化点監
視部２、障害判定部３、カウンタＣ１、Ｃ２の各クロッ
ク端子及びリセット端子に入力される。また、障害通知
解除信号Ｑ４が障害判定部３に入力されることにより、
計数部４に対し強制的にロードデータ“０”が出力され
る。
れデコーダＤ１、Ｄ２が接続されている。デコーダＤ
１、Ｄ２は、所定値“Ｘ”でデコード値を出力し、それ
ぞれカウンタＣ１、Ｃ２にホールド信号を出力する。デ
コーダＤ１、Ｄ２のデコード値“Ｘ”は、保持回路Ｈ１
に保持され、障害判定信号Ｑ１４として出力される。ま
た、図１において、端子から入力される基準クロックＱ
１及びリセット信号Ｑ３は、レベル監視部１、変化点監
視部２、障害判定部３、カウンタＣ１、Ｃ２の各クロッ
ク端子及びリセット端子に入力される。また、障害通知
解除信号Ｑ４が障害判定部３に入力されることにより、
計数部４に対し強制的にロードデータ“０”が出力され
る。
【００１２】次に、上述した装置の動作を説明する。図
２に、クロック障害検出回路のタイムチャートを示す。
レベル監視部１の内部では、被監視クロックＱ２が異常
検出用の基準クロックＱ１に従って、ハイレベル又はロ
ウレベルとなり続ける時間を監視する。ハイレベル又は
ロウレベルの時間が長くなるほど、検出信号のハイレベ
ル又はロウレベルの時間も長くなる。また、変化点監視
部２の内部では、被監視クロックＱ２は一定時間内の変
化点の数を監視し、所定数以上の変化点が検出された場
合は異常変化点検出信号Ｑ６を出力する。
２に、クロック障害検出回路のタイムチャートを示す。
レベル監視部１の内部では、被監視クロックＱ２が異常
検出用の基準クロックＱ１に従って、ハイレベル又はロ
ウレベルとなり続ける時間を監視する。ハイレベル又は
ロウレベルの時間が長くなるほど、検出信号のハイレベ
ル又はロウレベルの時間も長くなる。また、変化点監視
部２の内部では、被監視クロックＱ２は一定時間内の変
化点の数を監視し、所定数以上の変化点が検出された場
合は異常変化点検出信号Ｑ６を出力する。
【００１３】尚、レベル監視部１及び変化点監視部２に
おいて、被監視クロックＱ２を処理する異常検出用の基
準クロックＱ１は、被監視クロックＱ２とは非同期であ
るため、レベル監視部１及び変化点監視部２の出力信号
の状態（有効時間）は、被監視クロックＱ２の状態が正
常でも多小変動する場合がある。障害判定部３において
異常変化点検出信号Ｑ６が有効でないときはカウンタの
ロード信号としてレベル監視部１の出力をカウンタＣ１
に入力し、その反転信号をカウンタＣ２に入力する。ま
た、カウンタＣ１のロードデータを“０”に設定する。
この場合、カウンタＣ１、Ｃ２では、一方のカウンタが
動作しているときは他方のカウンタはリセット状態にな
っている。正常時はカウンタＣ１が１、２回程度計数さ
れた後、障害判定部３からロードデータ“０”が出力さ
れることによりカウンタＣ１がリセットされ、カウンタ
Ｃ１の計数値は“０”に戻る。
おいて、被監視クロックＱ２を処理する異常検出用の基
準クロックＱ１は、被監視クロックＱ２とは非同期であ
るため、レベル監視部１及び変化点監視部２の出力信号
の状態（有効時間）は、被監視クロックＱ２の状態が正
常でも多小変動する場合がある。障害判定部３において
異常変化点検出信号Ｑ６が有効でないときはカウンタの
ロード信号としてレベル監視部１の出力をカウンタＣ１
に入力し、その反転信号をカウンタＣ２に入力する。ま
た、カウンタＣ１のロードデータを“０”に設定する。
この場合、カウンタＣ１、Ｃ２では、一方のカウンタが
動作しているときは他方のカウンタはリセット状態にな
っている。正常時はカウンタＣ１が１、２回程度計数さ
れた後、障害判定部３からロードデータ“０”が出力さ
れることによりカウンタＣ１がリセットされ、カウンタ
Ｃ１の計数値は“０”に戻る。
【００１４】ところが、図３のタイムチャートに示すよ
うに被監視クロックＱ２がハイレベルに固定して中断し
た場合はカウンタＣ１の値が上昇し続け、カウンタ値が
“Ｆ”＝デコーダ値“Ｘ”となった時点でデコーダＤ１
からカウンタＣ１にホールド信号Ｑ１２が送出され、カ
ウンタＣ１が“Ｆ”に固定されたままにされる。このホ
ールド信号Ｑ１２は、被監視クロックＱ２の固定の検出
信号として保持回路Ｈ１に送出される。そして、保持回
路Ｈ１において、この信号をクロック障害判定信号Ｑ１
４として出力する。以上のように、基準クロックＱ１の
“Ｆ”サイクル分の時間以上被監視クロックＱ２がハイ
レベルに固定し続けた場合、クロック障害判定信号Ｑ１
４を有効にする。
うに被監視クロックＱ２がハイレベルに固定して中断し
た場合はカウンタＣ１の値が上昇し続け、カウンタ値が
“Ｆ”＝デコーダ値“Ｘ”となった時点でデコーダＤ１
からカウンタＣ１にホールド信号Ｑ１２が送出され、カ
ウンタＣ１が“Ｆ”に固定されたままにされる。このホ
ールド信号Ｑ１２は、被監視クロックＱ２の固定の検出
信号として保持回路Ｈ１に送出される。そして、保持回
路Ｈ１において、この信号をクロック障害判定信号Ｑ１
４として出力する。以上のように、基準クロックＱ１の
“Ｆ”サイクル分の時間以上被監視クロックＱ２がハイ
レベルに固定し続けた場合、クロック障害判定信号Ｑ１
４を有効にする。
【００１５】一方、図４のタイムチャートに示すように
被監視クロックＱ２がロウレベルに固定して中断した場
合はカウンタＣ２の値が上昇し続け、カウンタ値が
“Ｆ”となった時点でデコーダＤ２からカウンタＣ２に
ホールド信号Ｑ１３を送出される。そして、カウンタＣ
２が“Ｘ”に固定されたままにされると共に、クロック
のロウレベルでの固定の検出信号として保持回路Ｈ１に
送出される。そして、保持回路Ｈ１において、この信号
がクロック障害判定信号として出力される。以上のよう
に、基準クロックＱ１の“Ｆ”サイクル分の時間以上被
監視クロックＱ２がロウレベルに固定し続けた場合、ク
ロック障害判定信号Ｑ１４を有効にする。
被監視クロックＱ２がロウレベルに固定して中断した場
合はカウンタＣ２の値が上昇し続け、カウンタ値が
“Ｆ”となった時点でデコーダＤ２からカウンタＣ２に
ホールド信号Ｑ１３を送出される。そして、カウンタＣ
２が“Ｘ”に固定されたままにされると共に、クロック
のロウレベルでの固定の検出信号として保持回路Ｈ１に
送出される。そして、保持回路Ｈ１において、この信号
がクロック障害判定信号として出力される。以上のよう
に、基準クロックＱ１の“Ｆ”サイクル分の時間以上被
監視クロックＱ２がロウレベルに固定し続けた場合、ク
ロック障害判定信号Ｑ１４を有効にする。
【００１６】そして、図５のタイムチャートに示すよう
に被監視クロックの変化点に異常があった場合（異常高
周波数状態）、障害判定部３においてカウンタＣ１のロ
ード信号として変化点監視部２の出力がカウンタＣ１に
入力され、その反転信号がカウンタＣ２に入力される。
また、カウンタＣ１のロードデータが“Ｆ”に設定され
る。この場合、カウンタＣ１においてデータ“Ｆ”がロ
ードされて直ちにクロック障害判定信号Ｑ１４が出力さ
れる。尚、カウンタＣ２はインバータ５の作用により
“Ｆ”が設定されず、“Ｆ”まで計数された後、ホール
ド状態となる。
に被監視クロックの変化点に異常があった場合（異常高
周波数状態）、障害判定部３においてカウンタＣ１のロ
ード信号として変化点監視部２の出力がカウンタＣ１に
入力され、その反転信号がカウンタＣ２に入力される。
また、カウンタＣ１のロードデータが“Ｆ”に設定され
る。この場合、カウンタＣ１においてデータ“Ｆ”がロ
ードされて直ちにクロック障害判定信号Ｑ１４が出力さ
れる。尚、カウンタＣ２はインバータ５の作用により
“Ｆ”が設定されず、“Ｆ”まで計数された後、ホール
ド状態となる。
【００１７】また、クロック障害判定信号Ｑ１４が解除
される条件は外部より入力される障害通知解除信号が障
害判定部３及び保持回路Ｈ１に入力されることである。
これにより、障害判定部３の出力が停止され、カウンタ
Ｃ１、Ｃ２にデータ“０”が設定されると共に保持回路
Ｈ１も初期化される。以上のようなクロック障害検出回
路は、クロック監視のために検出用の基準クロックを別
に持つため、ディジタル通信用ＬＳＩの伝送路から受信
した回線クロック障害をＬＳＩ内部クロックで検出する
場合に適用することが可能である。このようにして、ク
ロック障害検出回路をディジタル回路のみにより構成し
てＬＳＩ内に容易に設けることができ、基板上の搭載部
品点数を削減することができる。また、図１の回路では
基準クロックをナノ秒単位で設定し、被監視クロックを
ナノ秒単位で厳密に監視することができるとともに、監
視時間を柔軟に変更することが可能である。
される条件は外部より入力される障害通知解除信号が障
害判定部３及び保持回路Ｈ１に入力されることである。
これにより、障害判定部３の出力が停止され、カウンタ
Ｃ１、Ｃ２にデータ“０”が設定されると共に保持回路
Ｈ１も初期化される。以上のようなクロック障害検出回
路は、クロック監視のために検出用の基準クロックを別
に持つため、ディジタル通信用ＬＳＩの伝送路から受信
した回線クロック障害をＬＳＩ内部クロックで検出する
場合に適用することが可能である。このようにして、ク
ロック障害検出回路をディジタル回路のみにより構成し
てＬＳＩ内に容易に設けることができ、基板上の搭載部
品点数を削減することができる。また、図１の回路では
基準クロックをナノ秒単位で設定し、被監視クロックを
ナノ秒単位で厳密に監視することができるとともに、監
視時間を柔軟に変更することが可能である。
【００１８】尚、本発明は上述した実施例に限定される
ものではなく、種々の変形が可能であることはもちろん
である。例えば、計数部４から出力される判定信号は１
種類のみとしたが、ハイレベルの固定、ロウレベルの固
定、高周波数状態の障害の種類ごとに異なる複数種類の
判定信号を出力することも可能である。
ものではなく、種々の変形が可能であることはもちろん
である。例えば、計数部４から出力される判定信号は１
種類のみとしたが、ハイレベルの固定、ロウレベルの固
定、高周波数状態の障害の種類ごとに異なる複数種類の
判定信号を出力することも可能である。
【００１９】
【発明の効果】以上説明したように、本発明のクロック
障害検出回路は、異常検出用の基準クロックにより動作
するディジタル回路により構成するようにしたので、ハ
イレベルとロウレベルとの変化の頻度が異常に多くなっ
てしまうようなクロックの障害をも検出することができ
る。また、監視時間の設定は、異常検出用の基準クロッ
クにより決められるため、ナノ秒単位の短い時間を設定
することもできる。更に、ディジタル回路であるため、
ＬＳＩ内に組み込むことも容易である。
障害検出回路は、異常検出用の基準クロックにより動作
するディジタル回路により構成するようにしたので、ハ
イレベルとロウレベルとの変化の頻度が異常に多くなっ
てしまうようなクロックの障害をも検出することができ
る。また、監視時間の設定は、異常検出用の基準クロッ
クにより決められるため、ナノ秒単位の短い時間を設定
することもできる。更に、ディジタル回路であるため、
ＬＳＩ内に組み込むことも容易である。
【図１】本発明のクロック障害検出回路の一実施例のブ
ロック図である。
ロック図である。
【図２】図１の回路の正常時の動作を説明するタイムチ
ャートである。
ャートである。
【図３】図１の回路の被監視クロックがハイレベルに固
定した状態の動作を説明するタイムチャートである。
定した状態の動作を説明するタイムチャートである。
【図４】図１の回路の被監視クロックがロウレベルに固
定した状態の動作を説明するタイムチャートである。
定した状態の動作を説明するタイムチャートである。
【図５】図１の回路の被監視クロックが高周波数となっ
た状態の動作を説明するタイムチャートである。
た状態の動作を説明するタイムチャートである。
１ レベル監視部 ２ 変化点監視部 ３ 障害判定部 ４ 計数部 Ｃ１、Ｃ２ カウンタ
Claims (2)
- 【請求項１】 異常検出用の基準クロックに同期させ
て、被監視クロックのレベルを監視し、被監視クロック
のレベルが所定時間以上変化しない状態であるか否かを
検出するレベル監視部と、 前記被監視クロックのレベルが一定時間内で変化する際
のその変化点の数を監視し、当該変化点の数が所定数以
上か否かを検出する変化点監視部と、 前記レベル監視部及び変化点監視部の出力信号が入力さ
れ、当該レベル監視部及び変化点監視部で検出された各
障害の状態に応じた信号が出力される障害判定部と、 前記障害判定部の出力信号が入力されるとカウンタにデ
ータがロードされ、基準クロックの入力回数を前記カウ
ンタにより計数し、被監視クロックのレベルが所定時間
以上変化しない状態では、前記カウンタの計数が所定数
以上となると異常と判定してクロック障害判定信号を出
力し、また、変化点の数が所定数以上の状態では前記所
定数が前記カウンタにロードされ、直ちに異常と判定し
てクロック障害判定信号を出力する計数部とから成るこ
とを特徴とするクロック障害検出回路。 - 【請求項２】 前記計数部は、前記被監視クロックがハ
イレベルに固定される時間を計数する第１のカウンタ
と、 前記被監視クロックがロウレベルに固定される時間を計
数する第２のカウンタとから成ることを特徴とする請求
項１記載のクロック障害検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177442A JP2980304B2 (ja) | 1994-07-06 | 1994-07-06 | クロック障害検出回路 |
| US08/494,932 US5570382A (en) | 1994-07-06 | 1995-06-26 | Clock signal fault detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177442A JP2980304B2 (ja) | 1994-07-06 | 1994-07-06 | クロック障害検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823326A JPH0823326A (ja) | 1996-01-23 |
| JP2980304B2 true JP2980304B2 (ja) | 1999-11-22 |
Family
ID=16031028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6177442A Expired - Fee Related JP2980304B2 (ja) | 1994-07-06 | 1994-07-06 | クロック障害検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5570382A (ja) |
| JP (1) | JP2980304B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0824704A2 (en) * | 1996-03-01 | 1998-02-25 | Koninklijke Philips Electronics N.V. | Circuit for detecting a level or a level variation of an input direct voltage |
| JP3489560B2 (ja) * | 2000-11-10 | 2004-01-19 | 日本電気株式会社 | クロック断検出回路 |
| DE10144070A1 (de) * | 2001-09-07 | 2003-03-27 | Philips Corp Intellectual Pty | Kommunikationsnetzwerk und Verfahren zur Steuerung des Kommunikationsnetzwerks |
| US7038508B2 (en) * | 2004-04-30 | 2006-05-02 | Intel Corporation | Methods and apparatuses for detecting clock loss in a phase-locked loop |
| JP4643551B2 (ja) * | 2006-12-20 | 2011-03-02 | 富士通株式会社 | 周波数自動監視回路、電子装置、周波数自動監視方法および周波数自動監視プログラム |
| JP5664540B2 (ja) * | 2011-12-21 | 2015-02-04 | トヨタ自動車株式会社 | 監視回路、マイクロコンピュータ及び通信システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144448A (en) * | 1977-11-29 | 1979-03-13 | International Business Machines Corporation | Asynchronous validity checking system and method for monitoring clock signals on separate electrical conductors |
| US4542509A (en) * | 1983-10-31 | 1985-09-17 | International Business Machines Corporation | Fault testing a clock distribution network |
| JPH02202721A (ja) * | 1989-02-01 | 1990-08-10 | Sony Corp | 信号レベル検出回路 |
| US5410557A (en) * | 1989-08-30 | 1995-04-25 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for recognizing valid components in a digital signal |
| KR950005940B1 (ko) * | 1992-12-29 | 1995-06-07 | 재단법인한국전자통신연구소 | 클럭 감시 회로 |
-
1994
- 1994-07-06 JP JP6177442A patent/JP2980304B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-26 US US08/494,932 patent/US5570382A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5570382A (en) | 1996-10-29 |
| JPH0823326A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980304B2 (ja) | クロック障害検出回路 | |
| KR100266936B1 (ko) | 보드 배선 고장 검출 장치 | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| US5430865A (en) | Hardware remote reset circuit | |
| JPH03267833A (ja) | クロック断検出回路 | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| KR100297650B1 (ko) | 수신 디지탈 데이타의 감시 방법 | |
| JP2970690B2 (ja) | 同期制御回路 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JPS6281835A (ja) | デ−タ監視装置 | |
| JP3090069B2 (ja) | 制御装置 | |
| JP3989318B2 (ja) | クロック監視装置 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| KR940002522B1 (ko) | 디지탈 분주 확인 회로 | |
| KR100237543B1 (ko) | 통신 시스템의 시스템 클럭 감시장치 | |
| KR930007474B1 (ko) | 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로 | |
| JPH08172687A (ja) | クロックの異常検出回路 | |
| JPH07110019B2 (ja) | 外部入力のノイズ信号検出装置 | |
| JPH04160918A (ja) | クロック障害検出回路 | |
| JPH10145340A (ja) | 回線品質監視回路 | |
| JPH0685628A (ja) | クロック断検出回路 | |
| JPH0934751A (ja) | マイクロコンピュータのウォッチドッグタイマ回路 | |
| JPH03132110A (ja) | タイマ故障検出回路 | |
| JPH05219097A (ja) | タイミング信号監視回路 | |
| JPH03108013A (ja) | クロック断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |