JPH029251A - フレーミングエラー・ステータス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フレーミングエラー・ステータス回路に関す
る。

〔従来の技術〕

従来の技術について以下第２図を参照しながら説明を行
なう。

第２図はデータ通信用制御装置内の一般的なフレーミン
グエラー検出回路及びフレーミングエラー・ステータス
回路部を示すブロック図である。

１０１は受信データ信号線２０１より送られてくるシリ
アルデータを受信クロック信号線２０２からのクロック
入力によりパラレルデータに変換する受信シフト回路、
１０２はスタートビット検出信号線２０３からのスター
トビット検出信号と受信クロック信号線２０２がらのク
ロックによりストップビットを受信するタイミングを検
出するストップビット検出回路、１０３は受信シフト回
ｆ￥８１０１からのシリアルデータを、ストップビット
を受信するタイミングでＮＯＲ論理をとり、ストップビ
ットがＨ”、’“Ｌ　”のいずれの値であったかを検知
する２人力ＮＯＲ回路、２０１は受信シリアルデータを
受信シフト回路１０１へ入力するための受信データ信号
線、２０２は受信クロックを受信シフト回路１０１へ入
力するための受信クロック信号線、２０３は受信シリア
ルデータのスタートビットを検出した時にアクティブに
なるスタートビット検出信号線、２０４はデータ通信用
制御装置内の内部データバス、２０５はフレーミングエ
ラーを検出するとアクティブになるフレーミングエラー
検出信号線、２０６はステータス回路１０４からステー
タス・データを読み出すと共にステータス回路１０４の
内容を初期化する読み出し信号線である。

調歩同期方式の通信プロトコルではスタートビット、デ
ータ、パリティビット（ない場合もあり）、ストップビ
ットの順で１シリアルデータを受けたり送ったりする。

このストップビットは正常な場合、必ず“Ｈ”レベルで
あり、”Ｌ”レベルであるとフレーミングエラーとなり
異常データとして扱う。

送られてくるシリアルデータは受信シフト回路１０１に
てパラレルデータ化しその最終ビットすなわちストップ
ビットが“Ｌ”レベルであるなら２人力ＮＯＲ回路１０
３の出力がアクティブとなり、ステータス回路１０４の
フレーミングエラービット１０５をセットする。

〔発明が解決しようとする課題〕 従来のフレーミングエラー・ステータス回路はフレーミ
ングエラーの検出結果をステータス回路に格納すること
により、フレーミンクエラーの検出を知ることはできる
が、何回フレーミングエラーを検出しなかの履歴は知る
ことができず、通常データ通信用制御装置を制御する外
部ホストプロセッサがステータス回路を読み出した時に
セットされていた回数を履歴として残さなければならな
ず、外部プロセッサに負担をかけてしまうという欠点が
ある。

〔課題を解決するための手段〕

本発明のフレーミングエラー・ステータス回路は、外部
ホストプロセッサからの制御により送受信動作を行なう
通信制御装置内に位置し、外部通信網からのシリアル・
データをパラレル・データに変換し、フレーミングエラ
ーの検出回路を持つ受信回路において、前記検出回路で
の検出回数を計数し計数値の読み出しが可能な制御回路
を含んで構成される。

〔実施例〕

次に図面を参照しながら本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。

１０４は受信の状態を格納しておき、読み出し信号線２
０６の入力により内部データバス２０４に出力すると共
み内容を初期化するステータス回路、１０５はステータ
ス回路１０４の一部でフレーミングエラー検出信号線の
アクティブ入力によりセットし、読み出し信号線２０７
の入力によりリセットするフレーミングエラー・ビット
、１０６はフレーミングエラー検出信号線２０５がアク
ティブになった回数のカウントを行ない読み出し信号線
２０７の入力により内部データバス２０４に出力すると
共にカウントを初期化するフレーミングエラー・カウン
ト回路、２０７はフレーミングエラー・カウント回路１
０６からカウント値を読み出すと共に、フレーミングエ
ラー・カウント回路１０６を初期化する読み出し信号線
である。

本実施例ではストップビットがＬ”の時にフレーミング
エラー検出信号線２０５がアクティブになる回数をフレ
ーミングエラー・カウント回路１０６でカウントするこ
とにより、受信動作中に何回フレーミングエラーが発生
したかをフレーミングエラー・カウント回路１０６から
読み出されるまで履歴として残しておく。

〔発明の効果〕

以上説明したように本発明では、フレーミングエラーの
発生回数をカウントするカウンタ回路を設けることによ
り、従来、外部ホストプロセッサが行なっていたフレー
ミングエラーの発生履歴を残す作業を、データ通信用制
御装置内だけで処理でき外部ホストプロセッサの負担を
軽くすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 １０１・・・受信シフト回路、１０２・・・ストップビ
ット検出回路、１０３・・・２人力ＮＯＲ回路、１０４
・・・ステータス回路、１０５・・・フレーミングエラ
ー・ビット、１０６・・フレーミングエラー・カウント
回路、２０１・・・受信データ信号線、２０２・・・受
信クロック信号線、２０３・・・スタートビット検出信
号線、２０４・・・内部データバス、２０５・・・フレ
ーミングエラー検出信号線、２０６・・・読み出し信号
線、２０７・・読み出し信号線。

Claims (1)

【特許請求の範囲】
1. 外部ホストプロセッサからの制御により送受信動作を行
   なう通信制御装置内に位置し、外部通信網からのシリア
   ル・データをパラレル・データに変換し、フレーミング
   エラーの検出回路を持つ受信回路において、前記検出回
   路での検出回数を計数し計数値の読み出しが可能な制御
   回路を有するフレーミングエラー・ステータス回路。