JPS62135040A - デ−タ通信制御装置 - Google Patents

デ−タ通信制御装置

Info

Publication number
JPS62135040A
JPS62135040A JP60275694A JP27569485A JPS62135040A JP S62135040 A JPS62135040 A JP S62135040A JP 60275694 A JP60275694 A JP 60275694A JP 27569485 A JP27569485 A JP 27569485A JP S62135040 A JPS62135040 A JP S62135040A
Authority
JP
Japan
Prior art keywords
reception
data
error
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60275694A
Other languages
English (en)
Inventor
Sumihiro Kiyoura
清浦 澄洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60275694A priority Critical patent/JPS62135040A/ja
Publication of JPS62135040A publication Critical patent/JPS62135040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信のデータ通信制御装置の受信に関
する。特に、受信データの誤り検出に関する。
〔概要〕
本発明は、誤り検出回路を含む受信部を備えたデータ通
信のデータ通信制御装置において、誤り検出回路の検出
信号に基づいて所定のデータブロックごとの受信データ
誤り発生回数を計数し、その発生回数が所定の設定値と
一致したときには以降の受信動作を禁止することにより
、通信回線の異常や送信側の異常によって誤ったデータ
を必要以上受信することがなく動作効率を良くするよう
にしたものである。
〔従来の技術〕
第2図は従来例のデータ通信制御装置のブロック構成図
である。第2図において、通常データ通信制御装置は送
信部と受信部とを独立してもっており、全二重動作が可
能になっているが、送信部は本発明に直接関係がないの
で省略しである。第2図に示すようなデータ通信制御装
置の調歩同期受信動作は次のように行われるのが一般で
ある。
すなわち、受信データ入力端子10から入力されるシリ
アルデータは受信部21によってパラレル・データに変
換され、このパラレルデータは受信データ転送用バスl
、を通して受信バッファ22へ転送される。このパラレ
ルデータは受信データ読み出し制御信号S、により、デ
ータ・バス12に出力され外部に読み出される。これら
の一連の動作は受信制御回路26によって受信制御信号
S、を用いて制御される。また受信データのエラー発生
の検出も受信部21によって行われ、その誤り情報は受
信誤検出信号S2によって外部に通知される。
したがって、従来のデータ通信制御装置は基本的にはシ
リアル・データをパラレル・データに変換し、そのとき
の受信データにエラーが発生したかどうかを認識し通知
するだけの手段しか有していなかった。
〔発明が解決しようとする問題点〕
しかし、このような従来例のデータ通信制御装置では、
通信回線の異常や送信側の異常によって誤ったデータが
連続して送信されてきた場合でも、データを受信するた
めにエラー情報のチェックを行いかつ受信データの引き
取りも行わねばならなく、不必要な処理が増加して、装
置の動作効率を低下させる欠点があった。
本発明は上記の欠点を解決するもので、通信回線の異常
や送信側の異常によって誤ったデータを必要数以上受信
することがなく動作効率の良いデータ通信制御装置を提
供することを目的とする。
〔問題点を解決するための手段〕
本発明は、受信データの誤り検出を行う誤り検出回路を
含む受信部と、この受信部の受信動作を制御する受信制
御回路とを備えたデータ通信制御装置において、上記検
出回路の検出信号に基づいて所定のデータブロックごと
に受信データ誤り発生回数を計数する計数手段と、設定
値保持手段と、上記計数手段の計数値と上記設定値保持
手段の設定値とを比較する比較手段とを備え、上記受信
制御回路は、上記比較回路の一致信号により上記受信部
の以降の受信動作を禁止する手段を含むことを特徴とす
る。
本発明は設定値保持手段の設定値を可変に構成すること
ができる。
〔作用〕
誤り検出回路で受信データの誤りを検出し、その検出信
号に基づいて計数手段でデータブロックごとの受信デー
タ誤り発生回数を計数する。この発生回数が設定値保持
手段の所定の設定値と一致したときはそれ以降の受信動
作を制御手段で禁止することにより、 通信回線の異常や送信側の異常によって誤ったデータを
必要以上受信することがなく動作効率を良くすることが
できる。
〔実施例〕
本発明の実施例について図面を参照して説明する。
第1図は本発明一実施例データ通信制御装置のブロック
構成図である。第1図において、受信データ入力端子1
0からシリアルデータが受信部21の入力に接続される
。受信部21ではシリアルデータがパラレルデータに変
換されると同時に受信誤りが発生したか検査される。受
信部21がらパラレルデータが受信データ転送用バス!
、を介して受信バッファ22の入力に接続される。図外
から受信データ続出制御信号S、が受信バッファ22の
制御入力に接続され、受信バッファ22からパラレルデ
ータがデータバスを介して図外に送出される。
ここで本発明の特徴とするところは、一点鎖線で囲む受
信動作制御部分である。すなわち、受信部21で受信誤
りが検出された場合には、受信部21から受信誤り検出
信号Stが受信データ誤り発生回数計数回路23の入力
に接続され、データ1個ごとの誤り発生回数が計数され
る。受信データ誤り発生回数計数回路23から受信デー
タ発生回数信号S、が比較回路24の一方の人力に接続
される。一方、図外から設定値制御信号S4が設定値保
持回路25の一方の入力に接続され、他方の入力にはデ
ータバス12が接続され受信誤り発生の許容回数が設定
される。設定値保持回路25から設定値信号S、が上記
比較回路24の他方の入力に接続される。
比較回路24では受信データ誤り発生回数信号S3と設
定値信号S、とが比較され、一致した場合に比較回路2
4から一敗信号S6が受信制御回路26の入力に接続さ
れる。受信制御回路26から受信制御信号S、が受信部
21の制御入力に接続され、これ以降の受信動作が禁止
される。
このような構成のデータ通信制御装置の動作について説
明する。第1図において、受信データ入力端子10に入
力されたシリアルデータは受信部21によってパラレル
データに変換されると同時に、受信誤りが発生したかど
うか検査される。受信誤りが検出された場合には受信部
21から受信誤り検出信号S2が受信データ誤り発生回
数計数回路23へ通知され、ここで受信誤り発生の回数
が計数される。この受信データ誤り発生回数計数回路2
3は所定のデータブロック毎にリセットされる。
一方、設定値保持回路25には受信動作開始前に受信誤
り発生の許容回数を設定値制御信号S4とデータ・バス
12を用いて設定しておく。この値は設定値保持回路2
5から設定値信号S5として比較回路24へ入力される
比較回路24は上述した受信データ誤り発生回数計数回
路23から出力される受信データの誤り発生回数信号S
3と設定値信号S5とをデータを受信する度に比較し、
一致したかどうかの検査を行う。
これらの値が一致した場合には一敗信号S6を受信制御
回路26に通知する。受信制御回路26は一敗信号S6
を認識すると受信制御信号S、によって受信部21にお
ける受信動作を停止させる。
また、設定値保持回路25は任意の時点で設定値制御信
号S4を用いて、データバスl、から新しい設定値の書
込み、またはリセットを行うことができる。これにより
状況に応じた制御をデータ通信制御装置に対して行うこ
とが可能となる。
〔発明の効果〕
以上説明したように、本発明は、通信回線の異常や送信
側の異常等によって誤ったデータを必要数以上受信する
ことがなくなり、装置の動作効率を上げることができる
優れた効果がある。
また、通信環境の変化に対しても許容エラー発生回数値
の設定を変えることによって、受信動作制御のタイミン
グを自動的に変更することができ装置の柔軟性を増すこ
とができる。さらに、受信側で異常の発生を送信側とは
独立に認識することができるようになり、送信側に対す
る異常発生の通知も即座にでき、データ転送の効率を上
げることが可能になる利点がある。
【図面の簡単な説明】
第1図は本発明一実施例データ通信制御装置のブロック
構成図。 第2図は従来例のデータ通信制御装置のブロック構成図
。 10・・・受信データ入力端子、20・・・データ通信
制御装置、21・・・受信部、22・・・受信バッファ
、23・・・受信データ誤り発生回数計数回路、24・
・・比較回路、25・・・設定値保持回路、26・・・
受信制御回路、1)・・・受信データ転送用バス、12
・・・データバス、Sl・・・受信読出制御信号、St
・・・受信誤り検出信号、S。 ・・・受信データ誤り発生回数信号、S4・・・設定値
制御信号、S、・・・設定値信号、S&・・・一致信号
、S。 ・・・受信制御信号。

Claims (2)

    【特許請求の範囲】
  1. (1)受信データの誤り検出を行う誤り検出回路を含む
    受信部と、 この受信部の受信動作を制御する受信制御回路と を備えたデータ通信制御装置において、 上記検出回路の検出信号に基づいて所定のデータブロッ
    クごとに受信データ誤り発生回数を計数する計数手段と
    、 設定値保持手段と、 上記計数手段の計数値と上記設定値保持手段の設定値と
    を比較する比較手段と を備え、 上記受信制御回路は、上記比較回路の一致信号により上
    記受信部の以降の受信動作を禁止する手段を含む ことを特徴とするデータ通信制御装置。
  2. (2)設定値保持手段は、その設定値が可変に構成され
    た特許請求の範囲第(1)項に記載のデータ通信制御装
    置。
JP60275694A 1985-12-06 1985-12-06 デ−タ通信制御装置 Pending JPS62135040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60275694A JPS62135040A (ja) 1985-12-06 1985-12-06 デ−タ通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60275694A JPS62135040A (ja) 1985-12-06 1985-12-06 デ−タ通信制御装置

Publications (1)

Publication Number Publication Date
JPS62135040A true JPS62135040A (ja) 1987-06-18

Family

ID=17559052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60275694A Pending JPS62135040A (ja) 1985-12-06 1985-12-06 デ−タ通信制御装置

Country Status (1)

Country Link
JP (1) JPS62135040A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511593U (ja) * 1991-07-18 1993-02-12 株式会社東芝 疑似符号誤り警報回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511593U (ja) * 1991-07-18 1993-02-12 株式会社東芝 疑似符号誤り警報回路

Similar Documents

Publication Publication Date Title
US4761800A (en) Method and apparatus for detecting a rate of data transmission
EP0602806A2 (en) High-level data link controller (HDLC) receiver
US6353908B1 (en) Method of and circuit arrangement for digitally transferring bit sequences in selective manner
JP2527771B2 (ja) プログラマブル・オ―トマトンにおける入力制御回路
GB1561498A (en) Loop communication system and a method of locating a fault in such system
JPS62135040A (ja) デ−タ通信制御装置
JPH0713880A (ja) バスに対する情報伝送方法
EP0225720B1 (en) Integrated circuit devices
JPH0535616A (ja) データ転送システム
JPH04278742A (ja) 受信データの誤り検出方法
JPH0817398B2 (ja) データ伝送システムにおける異常検出方法
JPS62200432A (ja) 複数のコンピユ−タを有するコンピユ−タ装置
SU1432535A1 (ru) Устройство дл сопр жени абонентов с ЭВМ
SU1599863A1 (ru) Устройство дл обмена данными
JPS59195736A (ja) 通信制御装置
EP1249121A1 (en) Device for connection of a device on a telephone line
SU993239A1 (ru) Устройство дл сопр жени ЭВМ с каналами св зи
JPS59162713A (ja) 保護継電装置
JPS63141138A (ja) 切替制御回路
JPH05153137A (ja) ループコントローラシステム
JPS6286942A (ja) デ−タ異常検出方法
JPH01235436A (ja) データバス制御装置
JPS6290730A (ja) 誤制御防止方式
JPH0553338B2 (ja)
Amendolia et al. ALEPH trigger supervisor F682D