JPH05260128A - ブロック情報受信装置 - Google Patents
ブロック情報受信装置Info
- Publication number
- JPH05260128A JPH05260128A JP4044229A JP4422992A JPH05260128A JP H05260128 A JPH05260128 A JP H05260128A JP 4044229 A JP4044229 A JP 4044229A JP 4422992 A JP4422992 A JP 4422992A JP H05260128 A JPH05260128 A JP H05260128A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- information
- block
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】ブロック化された情報の受信において、時間的
に近接する複数のブロックを、中央処理装置に負担をか
けずに、確実に受信し、各ブロック毎の受信ステータ
ス，データ長を知り得ることを目的とする。 【構成】復号化回路１００で復号化したデータをデータ
レジスタ１０１を介して記憶装置３０２にＤＭＡ転送す
る他に、受信ステータスをステータスレジスタ１０４か
ら、データ長をカウントレジスタ１０３から記憶装置３
０２にＤＭＡ転送することによって、中央処理装置３０
１が任意のときに、記憶装置３０２をチェックし、複数
ブロックの受信状態およびデータ長を知り、転送されて
くる複数のブロックデータを確実に受信することができ
る。
に近接する複数のブロックを、中央処理装置に負担をか
けずに、確実に受信し、各ブロック毎の受信ステータ
ス，データ長を知り得ることを目的とする。 【構成】復号化回路１００で復号化したデータをデータ
レジスタ１０１を介して記憶装置３０２にＤＭＡ転送す
る他に、受信ステータスをステータスレジスタ１０４か
ら、データ長をカウントレジスタ１０３から記憶装置３
０２にＤＭＡ転送することによって、中央処理装置３０
１が任意のときに、記憶装置３０２をチェックし、複数
ブロックの受信状態およびデータ長を知り、転送されて
くる複数のブロックデータを確実に受信することができ
る。
Description
【０００１】
【産業上の利用分野】本発明はブロック化された複数の
情報を受信するブロック情報受信装置に関する。
情報を受信するブロック情報受信装置に関する。
【０００２】
【従来の技術】従来、この種のブロック情報受信装置に
おいては、ブロック化された情報を受信した場合、受信
した情報をＤＭＡにより記憶装置に転送し、受信の終了
を中央処理装置で検出する構成となっていた。
おいては、ブロック化された情報を受信した場合、受信
した情報をＤＭＡにより記憶装置に転送し、受信の終了
を中央処理装置で検出する構成となっていた。
【０００３】
【発明が解決しようとする課題】この従来のブロック情
報受信装置では、ブロック化された情報を受信した場
合、受信した情報をＤＭＡにより記憶装置に転送し、受
信の終了を中央処理装置で検出する構成となっているの
で、複数のブロック化された情報が近接して送信されて
来た場合、中央処理装置は、前のブロックの情報が受信
完了となり、次のブロックの情報が受信開始となる短い
間に前のブロックの情報の処理を終了しなくてはならな
いため、中央処理装置の処理が遅れると、複数のブロッ
クの情報を正しく受信できない場合があるという問題点
がある。
報受信装置では、ブロック化された情報を受信した場
合、受信した情報をＤＭＡにより記憶装置に転送し、受
信の終了を中央処理装置で検出する構成となっているの
で、複数のブロック化された情報が近接して送信されて
来た場合、中央処理装置は、前のブロックの情報が受信
完了となり、次のブロックの情報が受信開始となる短い
間に前のブロックの情報の処理を終了しなくてはならな
いため、中央処理装置の処理が遅れると、複数のブロッ
クの情報を正しく受信できない場合があるという問題点
がある。
【０００４】
【課題を解決するための手段】本発明のブロック情報受
信装置は、中央処理装置および記憶装置を備え、ブロッ
ク化された複数の転送情報を受信して復号化し、誤り検
出を行う復号化回路と、復号化された情報を一時蓄積す
るデータレジスタと、前記復号化された情報の数をカウ
ントするカウントレジスタと、前記復号化回路による前
記ブロック化された情報の復号化の誤り検出および終了
検出の結果を蓄積するステータスレジスタと、前記デー
タレジスタ，ステータスレジスタカウントレジスタから
のそれぞれの情報をＤＭＡ方式により前記記憶装置に転
送するバス制御回路とを有している。
信装置は、中央処理装置および記憶装置を備え、ブロッ
ク化された複数の転送情報を受信して復号化し、誤り検
出を行う復号化回路と、復号化された情報を一時蓄積す
るデータレジスタと、前記復号化された情報の数をカウ
ントするカウントレジスタと、前記復号化回路による前
記ブロック化された情報の復号化の誤り検出および終了
検出の結果を蓄積するステータスレジスタと、前記デー
タレジスタ，ステータスレジスタカウントレジスタから
のそれぞれの情報をＤＭＡ方式により前記記憶装置に転
送するバス制御回路とを有している。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。
である。
【０００７】図１において、本実施例は中央処理装置３
０１および記憶装置３０２を備え、ブロック化された複
数の転送情報を受信して復号化し、誤り検出を行う復号
化回路１００と、復号化された情報を一時蓄積するデー
タレジスタ１０１と、復号化された情報の数をカウント
するカウントレジスタ１０３と、復号化回路１００によ
るブロック化された情報の復号化の誤り検出および終了
検出の結果を蓄積するステータスレジスタ１０４と、デ
ータレジスタ１０１，ステータスレジスタ１０４，カウ
ントレジスタ１０３からのそれぞれの情報をＤＭＡ方式
により記憶装置３０２に転送するバス制御回路１０６と
を有して構成している。
０１および記憶装置３０２を備え、ブロック化された複
数の転送情報を受信して復号化し、誤り検出を行う復号
化回路１００と、復号化された情報を一時蓄積するデー
タレジスタ１０１と、復号化された情報の数をカウント
するカウントレジスタ１０３と、復号化回路１００によ
るブロック化された情報の復号化の誤り検出および終了
検出の結果を蓄積するステータスレジスタ１０４と、デ
ータレジスタ１０１，ステータスレジスタ１０４，カウ
ントレジスタ１０３からのそれぞれの情報をＤＭＡ方式
により記憶装置３０２に転送するバス制御回路１０６と
を有して構成している。
【０００８】次に、本実施例の動作について説明する。
【０００９】復号化回路１００は伝送路２００を介して
受信した情報を復号化し、レジスタバス１０５を介して
データレジスタ１０１にデータを設定する。まカウント
レジスタ１０３はデータレジスタ１０１にデータが設定
されるだびに、値を“＋１”加算する。復号化回路１０
０はひとつのブロックの受信を完了するか、誤りを検出
すると、ステータスレジスタ１０４にその状態を設定す
る。
受信した情報を復号化し、レジスタバス１０５を介して
データレジスタ１０１にデータを設定する。まカウント
レジスタ１０３はデータレジスタ１０１にデータが設定
されるだびに、値を“＋１”加算する。復号化回路１０
０はひとつのブロックの受信を完了するか、誤りを検出
すると、ステータスレジスタ１０４にその状態を設定す
る。
【００１０】バス制御回路１０６は、データレジスタ１
０１にデータが設定されると、ＣＰＵバス３００を中央
処理装置３０１の制御から奪い取り、データレジスタ１
０１の値を記憶装置３０２に順次転送する。
０１にデータが設定されると、ＣＰＵバス３００を中央
処理装置３０１の制御から奪い取り、データレジスタ１
０１の値を記憶装置３０２に順次転送する。
【００１１】さらに、復号化回路１００がデータレジス
タ１０１にデータ設定すると、バス制御回路１０６はＣ
ＰＵバス３００を中央処理装置３０１の制御から奪い取
り、ステータスレジスタ１０４の値と、カウントレジス
タ１０３の値とを記憶装置３０２に転送する。転送が完
了すると、ステータスレジスタ１０４，カウントレジス
タ１０３は初期状態に戻る。
タ１０１にデータ設定すると、バス制御回路１０６はＣ
ＰＵバス３００を中央処理装置３０１の制御から奪い取
り、ステータスレジスタ１０４の値と、カウントレジス
タ１０３の値とを記憶装置３０２に転送する。転送が完
了すると、ステータスレジスタ１０４，カウントレジス
タ１０３は初期状態に戻る。
【００１２】図２は、図１における伝送路上のデータ転
送の一例を示す図である。
送の一例を示す図である。
【００１３】図２は伝送路２００上の第１ブロック目の
データＤ00４００〜Ｄ04４０４と、第２ブロック目のデ
ータＤ10４１０〜Ｄ12４１２とが近接して転送されてき
た状態を示している。
データＤ00４００〜Ｄ04４０４と、第２ブロック目のデ
ータＤ10４１０〜Ｄ12４１２とが近接して転送されてき
た状態を示している。
【００１４】図３は図２に示すデータを受信したときに
本実施例における記憶装置に設定される記憶フォーマッ
トの一例を示す図である。
本実施例における記憶装置に設定される記憶フォーマッ
トの一例を示す図である。
【００１５】次に、本実施例におけるブロック情報を受
信した場合の動作について図１，図２，図３を用いて説
明する。
信した場合の動作について図１，図２，図３を用いて説
明する。
【００１６】中央処理装置３０１は、ステータスレジス
タ１０４を周期的に監視しており、図２に示すデータの
ブロック転送の受信が完了すると、記憶装置３０２から
２ブロック目のカウンタ値であるカウンタＣ1 ６１４を
読み出し、この値からカウンタＣ0 ６０６の位置を算出
する。
タ１０４を周期的に監視しており、図２に示すデータの
ブロック転送の受信が完了すると、記憶装置３０２から
２ブロック目のカウンタ値であるカウンタＣ1 ６１４を
読み出し、この値からカウンタＣ0 ６０６の位置を算出
する。
【００１７】またカウンタＣ0 ６０６の値から１ブロッ
ク目の先頭データＤ00６００のアドレスを算出する。こ
のアドレスがあらかじめ中央処理装置３０１が知ってい
る記憶装置３０２の先頭と一致することで、データＤ00
６００からデータＤ04６０４の１ブロック目の受信デー
タと１ブロック目のステータスＳ0 ６０５，カウンタＣ
0 ６０６，２ブロック目の受信データＤ10６１０〜Ｄ12
６１２，ステータスＳ1 ６１３，カウンタＣ1 ６１４を
検出することができる。
ク目の先頭データＤ00６００のアドレスを算出する。こ
のアドレスがあらかじめ中央処理装置３０１が知ってい
る記憶装置３０２の先頭と一致することで、データＤ00
６００からデータＤ04６０４の１ブロック目の受信デー
タと１ブロック目のステータスＳ0 ６０５，カウンタＣ
0 ６０６，２ブロック目の受信データＤ10６１０〜Ｄ12
６１２，ステータスＳ1 ６１３，カウンタＣ1 ６１４を
検出することができる。
【００１８】
【発明の効果】以上説明したように本発明は、中央処理
装置および記憶装置を備え、ブロック化された複数の転
送情報を受信して復号化し、誤り検出を行う復号化回路
と、復号化された情報を一時蓄積するデータレジスタ
と、復号化された情報の数をカウントするカウントレジ
スタと、復号化回路によるブロック化された情報の復号
化の誤り検出および終了検出の結果を蓄積するステータ
スレジスタと、データレジスタ，ステータスレジスタ，
カウントレジスタからのそれぞれの情報をＤＭＡ方式に
より記憶装置に転送するバス制御回路とを有することに
より、受信された情報と、そのときのステータス，カウ
ンタの値を同一の記憶装置の中にＤＭＡで転送し、カウ
ンタの値によってブロックの切れ目を認識することがで
きるので、複数ブロックの受信情報をもれなく受信する
ことができるという効果を有する。
装置および記憶装置を備え、ブロック化された複数の転
送情報を受信して復号化し、誤り検出を行う復号化回路
と、復号化された情報を一時蓄積するデータレジスタ
と、復号化された情報の数をカウントするカウントレジ
スタと、復号化回路によるブロック化された情報の復号
化の誤り検出および終了検出の結果を蓄積するステータ
スレジスタと、データレジスタ，ステータスレジスタ，
カウントレジスタからのそれぞれの情報をＤＭＡ方式に
より記憶装置に転送するバス制御回路とを有することに
より、受信された情報と、そのときのステータス，カウ
ンタの値を同一の記憶装置の中にＤＭＡで転送し、カウ
ンタの値によってブロックの切れ目を認識することがで
きるので、複数ブロックの受信情報をもれなく受信する
ことができるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１における伝送路上のデータ転送の一例を示
す図である。
す図である。
【図３】図２に示すデータを受信したときに記憶装置に
設定される記憶フォーマットの一例を示す図である。
設定される記憶フォーマットの一例を示す図である。
１００ 復号化回路 １０１ データレジスタ １０３ カウントレジスタ １０４ ステータスレジスタ １０５ レジスタバス １０６ バス制御回路 ２００ 伝送路 ３００ ＣＰＵバス ３０１ 中央処理装置 ３０２ 記憶装置 ４００〜４０４ １ブロック目の受信データ（Ｄ00〜
Ｄ04） ４１０〜４１２ ２ブロック目の受信データ（Ｄ10〜
Ｄ12） ６００〜６０４ １ブロック目の受信データ（Ｄ00〜
Ｄ04） ６０５ １ブロック目のステータス（Ｓ0 ） ６０６ １ブロック目のカウンタ（Ｃ0 ） ６１０〜６１２ ２ブロック目の受信データ（Ｄ10〜
Ｄ12） ６１３ ２ブロック目のステータス（Ｓ1 ） ６１４ ２ブロック目のカウンタ（Ｃ1 ）
Ｄ04） ４１０〜４１２ ２ブロック目の受信データ（Ｄ10〜
Ｄ12） ６００〜６０４ １ブロック目の受信データ（Ｄ00〜
Ｄ04） ６０５ １ブロック目のステータス（Ｓ0 ） ６０６ １ブロック目のカウンタ（Ｃ0 ） ６１０〜６１２ ２ブロック目の受信データ（Ｄ10〜
Ｄ12） ６１３ ２ブロック目のステータス（Ｓ1 ） ６１４ ２ブロック目のカウンタ（Ｃ1 ）
Claims (1)
- 【請求項１】 中央処理装置および記憶装置を備え、ブ
ロック化された複数の転送情報を受信して復号化し、誤
り検出を行う復号化回路と、復号化された情報を一時蓄
積するデータレジスタと、前記復号化された情報の数を
カウントするカウントレジスタと、前記復号化回路によ
る前記ブロック化された情報の復号化の誤り検出および
終了検出の結果を蓄積するステータスレジスタと、前記
データレジスタ，ステータスレジスタ，カウントレジス
タからのそれぞれの情報をＤＭＡ方式により前記記憶装
置に転送するバス制御回路とを有することを特徴とする
ブロック情報受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044229A JPH05260128A (ja) | 1992-03-02 | 1992-03-02 | ブロック情報受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044229A JPH05260128A (ja) | 1992-03-02 | 1992-03-02 | ブロック情報受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05260128A true JPH05260128A (ja) | 1993-10-08 |
Family
ID=12685713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4044229A Withdrawn JPH05260128A (ja) | 1992-03-02 | 1992-03-02 | ブロック情報受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05260128A (ja) |
-
1992
- 1992-03-02 JP JP4044229A patent/JPH05260128A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05260128A (ja) | ブロック情報受信装置 | |
| US6345332B1 (en) | Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions | |
| JP3887059B2 (ja) | データ書き込み方法、データ読み出し方法、及びメモリ回路 | |
| JP2953878B2 (ja) | データ転送システム | |
| JPH0313038A (ja) | 非同期式シリアルデータ伝送装置 | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPS63228856A (ja) | 通信制御装置 | |
| JP2630077B2 (ja) | クロック同期式シリアルインターフェース | |
| JPH05160811A (ja) | データ転送方式 | |
| JP2000259526A (ja) | シリアルインターフェース回路 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JP3463146B2 (ja) | 通信制御方法及び装置 | |
| JPH05292130A (ja) | 通信制御用半導体集積回路 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| JPH086870A (ja) | データ転送装置 | |
| JPH0512061A (ja) | アドレストレース記憶装置 | |
| JPS6379439A (ja) | シリアル通信装置 | |
| JPS63187943A (ja) | 通信制御装置 | |
| JPH033186A (ja) | 先入れ先出しメモリ | |
| JPH09198339A (ja) | バスアダプタ装置 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JP2000013444A (ja) | パケットデータ受信装置 | |
| JP2002278917A (ja) | 画像データ転送システム | |
| JPS63275247A (ja) | デ−タ転送装置 | |
| JPH0228867A (ja) | マルチｃｐｕシステムのｃｐｕダウン検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |