JPH07110019B2 - 外部入力のノイズ信号検出装置 - Google Patents
外部入力のノイズ信号検出装置Info
- Publication number
- JPH07110019B2 JPH07110019B2 JP63125973A JP12597388A JPH07110019B2 JP H07110019 B2 JPH07110019 B2 JP H07110019B2 JP 63125973 A JP63125973 A JP 63125973A JP 12597388 A JP12597388 A JP 12597388A JP H07110019 B2 JPH07110019 B2 JP H07110019B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- external
- noise
- external input
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔概要〕 広い幅を有する正規の外部信号と多発する狭い幅のノイ
ズとが混在する外部入力よりノイズを検出する外部入力
のノイズ検出方式に関し、 外部信号に混在するノイズによって障害が発生したとき
に、それがノイズに原因することを検出して速やかに障
害の切り分けを行うことができるようにすることを目的
とし、 持続時間が正規外部信号より短く、且つ該正規外部信号
の持続時間より狭い間隔で発生するノイズ信号が混在す
る外部入力信号よりノイズ信号を検出する外部入力のノ
イズ信号検出装置において、 外部入力信号の振幅の変化数をカウントし、そのカウン
ト数が所定数に達したときに外部入力信号が異常である
ことを指示する外部入力異常信号を出力するカウンタ
と、 外部入力信号より正規外部信号を検出する処理を行い、
正規外部信号を検出したときには、前記カウンタをリセ
ットする外部信号検出処理手段を設けるように構成す
る。
ズとが混在する外部入力よりノイズを検出する外部入力
のノイズ検出方式に関し、 外部信号に混在するノイズによって障害が発生したとき
に、それがノイズに原因することを検出して速やかに障
害の切り分けを行うことができるようにすることを目的
とし、 持続時間が正規外部信号より短く、且つ該正規外部信号
の持続時間より狭い間隔で発生するノイズ信号が混在す
る外部入力信号よりノイズ信号を検出する外部入力のノ
イズ信号検出装置において、 外部入力信号の振幅の変化数をカウントし、そのカウン
ト数が所定数に達したときに外部入力信号が異常である
ことを指示する外部入力異常信号を出力するカウンタ
と、 外部入力信号より正規外部信号を検出する処理を行い、
正規外部信号を検出したときには、前記カウンタをリセ
ットする外部信号検出処理手段を設けるように構成す
る。
本発明は、持続時間が正規外部信号より短く、且つ該正
規外部信号の持続時間より狭い間隔で発生するノイズ信
号が混在する外部入力信号よりノイズ信号を検出する外
部入力のノイズ信号検出装置に関する。
規外部信号の持続時間より狭い間隔で発生するノイズ信
号が混在する外部入力信号よりノイズ信号を検出する外
部入力のノイズ信号検出装置に関する。
マイクロプロセッサ等のプロセッサ（以下MPUで示す）
を使用したシステムにおいては、MPUに対して各種の割
込み要因を持った外部信号が入力される。
を使用したシステムにおいては、MPUに対して各種の割
込み要因を持った外部信号が入力される。
この場合、正規の外部信号の他に、各種のノイズが混合
する場合がある。例えば、MPUの電源にはレギュレーシ
ョンの良い高周波整流制御方式が用いられることから、
電源より高周波のノイズが混入しやすい。
する場合がある。例えば、MPUの電源にはレギュレーシ
ョンの良い高周波整流制御方式が用いられることから、
電源より高周波のノイズが混入しやすい。
MPUを使用するシステムにおいて外部信号が割込みの要
因になるような場合、外部信号よりパルス幅の短いノイ
ズが頻繁に発生するとノイズの入る度に割込み処理が起
動されるため、割込み処理の起動と終了を繰り返すルー
プが生じてMPU本来の処理を行うプログラムが正常に動
作できなくなる。このため、外部からはMPUが正常に動
作せず、障害が発生したように見えるという不都合が生
じる。
因になるような場合、外部信号よりパルス幅の短いノイ
ズが頻繁に発生するとノイズの入る度に割込み処理が起
動されるため、割込み処理の起動と終了を繰り返すルー
プが生じてMPU本来の処理を行うプログラムが正常に動
作できなくなる。このため、外部からはMPUが正常に動
作せず、障害が発生したように見えるという不都合が生
じる。
このような不都合な事態が生じるのを防止するため、ノ
イズが混合する外部入力から正規の外部信号とノイズを
区分して検出する２度読み方式と呼ばれるノイズ検出方
式が用いられている。
イズが混合する外部入力から正規の外部信号とノイズを
区分して検出する２度読み方式と呼ばれるノイズ検出方
式が用いられている。
次に、第５図を参照して、２度読み方式によるノイズ検
出方式について説明する。第５図は、外部信号にノイズ
が混在する外部入力から、外部信号とノイズを検出する
２度読み方式の動作タイムチャートを示したものであ
る。
出方式について説明する。第５図は、外部信号にノイズ
が混在する外部入力から、外部信号とノイズを検出する
２度読み方式の動作タイムチャートを示したものであ
る。
第５図において、（ａ）は正規の外部信号SO、（ｂ）は
ノイズN1，N2等を示したものである。正規の外部信号SO
は、ノイズN1，N2等の間隔TNより広い幅W0を有してい
る。いま、説明を簡単にするため、外部信号SOと最初の
ノイズN1の立上りは一致しているとする。
ノイズN1，N2等を示したものである。正規の外部信号SO
は、ノイズN1，N2等の間隔TNより広い幅W0を有してい
る。いま、説明を簡単にするため、外部信号SOと最初の
ノイズN1の立上りは一致しているとする。
システムの割込み処理手段（図示せず）は、各外部入力
の立上りすなわち外部信号SO又は各ノイズN1，N2等の立
上りに同期して所定幅WIの割込み信号INTR1，INTR2等を
発生する。この所定幅WIは、外部信号SOの幅W0及びノイ
ズの間隔TNよりも短く選定される。もしノイズの間隔TN
が変動する場合は、その最小間隔よりも短く選定され
る。
の立上りすなわち外部信号SO又は各ノイズN1，N2等の立
上りに同期して所定幅WIの割込み信号INTR1，INTR2等を
発生する。この所定幅WIは、外部信号SOの幅W0及びノイ
ズの間隔TNよりも短く選定される。もしノイズの間隔TN
が変動する場合は、その最小間隔よりも短く選定され
る。
割込み処理手段は、各割込み信号INTR1等を発生する
と、第５図（ｄ）に示すように、各割込み信号INTR1等
の所定幅WI内において２度読み信号RR1，RR2等を発生
し、それらの発生時点における外部入力の状態をチェッ
クする。
と、第５図（ｄ）に示すように、各割込み信号INTR1等
の所定幅WI内において２度読み信号RR1，RR2等を発生
し、それらの発生時点における外部入力の状態をチェッ
クする。
外部入力が正規の外部信号SOである場合は、発生された
２度読み信号RR1の発生時点において外部信号SOはオン
状態（Ｈレベル）であるので、正規の外部信号として検
出される（第５図（ａ），（ｃ），（ｄ）参照）。
２度読み信号RR1の発生時点において外部信号SOはオン
状態（Ｈレベル）であるので、正規の外部信号として検
出される（第５図（ａ），（ｃ），（ｄ）参照）。
一方、外部入力がノイズである場合は、各ノイズN1，N2
等に同期して発生した各割込み信号INTR1，INTR2等の２
度読み信号RR1，RR2等の発生時点において各ノイズはオ
フ状態（Ｌレベル）であるので、この場合の外部入力は
ノイズであると検出される。
等に同期して発生した各割込み信号INTR1，INTR2等の２
度読み信号RR1，RR2等の発生時点において各ノイズはオ
フ状態（Ｌレベル）であるので、この場合の外部入力は
ノイズであると検出される。
以上のような２度読み処理を行うことにより、ノイズの
混在する外部信号から、それがノイズであるか正規の外
部信号であるかを検出することができる。ノイズである
ことが検出された場合は、一度発生した割込み信号をリ
セットして割込み処理を終了させる。これによりノイズ
による誤動作を防止することができる。
混在する外部信号から、それがノイズであるか正規の外
部信号であるかを検出することができる。ノイズである
ことが検出された場合は、一度発生した割込み信号をリ
セットして割込み処理を終了させる。これによりノイズ
による誤動作を防止することができる。
２度読み方式によるノイズ検出方式によれば、頻繁に発
生するノイズの混在する外部入力中から、ノイズと正規
の外部信号を区分して検出し、ノイズの場合は、割込み
処理を行わせないようにすることが可能である。
生するノイズの混在する外部入力中から、ノイズと正規
の外部信号を区分して検出し、ノイズの場合は、割込み
処理を行わせないようにすることが可能である。
しかしながら、この場合も電源ノイズのようにノイズが
頻繁にかつ連続して発生するような場合には、MPUは割
込の起動とそのリセット処理を繰り返し、MPUの本来の
処理を行うプログラムが正常に動作しなくなるため、プ
ログラムに障害が発生したと判断されてエラーメッセー
ジが出力されるという問題が生じる。
頻繁にかつ連続して発生するような場合には、MPUは割
込の起動とそのリセット処理を繰り返し、MPUの本来の
処理を行うプログラムが正常に動作しなくなるため、プ
ログラムに障害が発生したと判断されてエラーメッセー
ジが出力されるという問題が生じる。
更に、この場合、原因は外部信号のノイズにあるが、エ
ラーメッセージではプログラムの障害ということしか分
らないため、障害の原因の切り分けができないという問
題があった。
ラーメッセージではプログラムの障害ということしか分
らないため、障害の原因の切り分けができないという問
題があった。
本発明は、外部信号に混在するノイズによって障害が発
生した場合に、それがノイズに原因することを検出して
速やかに障害の切り分けを行うことができるように改良
した外部入力のノイズ検出方式を提供することを目的と
する。
生した場合に、それがノイズに原因することを検出して
速やかに障害の切り分けを行うことができるように改良
した外部入力のノイズ検出方式を提供することを目的と
する。
前述の課題を解決するために、本発明の採用した手段
を、第１図を参照して説明する。第１図は、本発明の基
本構成をブロック図で示したものである。
を、第１図を参照して説明する。第１図は、本発明の基
本構成をブロック図で示したものである。
第１図において、11はカウンタで、外部入力信号として
入力される信号の振幅の変化数をカウントし、そのカウ
ント数が所定数Ｌに達したときに外部入力信号ISが異常
であることを指示する外部入力異常信号SABNを出力す
る。
入力される信号の振幅の変化数をカウントし、そのカウ
ント数が所定数Ｌに達したときに外部入力信号ISが異常
であることを指示する外部入力異常信号SABNを出力す
る。
なお、外部入力信号ISは、接続時間が正規外部信号より
短く、且つ正規外部信号の持続時間より狭い間隔で発生
するノイズ信号と正規外部信号SOを含んでいる。また、
所定のカウント数Ｌは、外部信号ISの平均的な発生期
間、ノイズの平均的な発生回数や発生間隔、信頼性等を
考慮して選定される。
短く、且つ正規外部信号の持続時間より狭い間隔で発生
するノイズ信号と正規外部信号SOを含んでいる。また、
所定のカウント数Ｌは、外部信号ISの平均的な発生期
間、ノイズの平均的な発生回数や発生間隔、信頼性等を
考慮して選定される。
12は外部信号検出処理手段で、外部入力信号ISより正規
外部信号SOを検出する処理を行い、正規外部信号SOを検
出したときは、正規外部信号SOに対応した所定の処理を
行うとともにカウンタ11をリセットする。
外部信号SOを検出する処理を行い、正規外部信号SOを検
出したときは、正規外部信号SOに対応した所定の処理を
行うとともにカウンタ11をリセットする。
外部信号SOとノイズＮを含む外部入力信号ISが入ってく
ると、カウンタ11は外部入力信号ISの入力数をカウント
する。
ると、カウンタ11は外部入力信号ISの入力数をカウント
する。
一方、外部信号検出処理手段12は、外部入力信号ISより
正規外部信号SOを検出する処理を行い、正規外部信号SO
を検出したときは、正規外部信号SOに対応した所定の処
理（例えば割込み処理）を行うとともにカウンタ11をリ
セットする。正規外部信号SO及びノイズの検出処理は、
例えば前述の２度読み方式により行うことができる。
正規外部信号SOを検出する処理を行い、正規外部信号SO
を検出したときは、正規外部信号SOに対応した所定の処
理（例えば割込み処理）を行うとともにカウンタ11をリ
セットする。正規外部信号SO及びノイズの検出処理は、
例えば前述の２度読み方式により行うことができる。
カウンタ11は、外部入力信号のカウント数が所定数に達
したときに外部入力異常信号SABNを出力する。
したときに外部入力異常信号SABNを出力する。
これにより、連続する２個の正規外部信号の間に所定個
数Ｌ以上の外部入力信号があると、その外部入力信号は
ノイズであることが検出される。
数Ｌ以上の外部入力信号があると、その外部入力信号は
ノイズであることが検出される。
以上のようにして、ノイズＮが頻繁に発生し、外部信号
検出処理手段12において正規外部信号SOの検出処理ルー
プが発生して本来の外部信号処理が実行できなくなると
いう異常状態が生じても、カウンタ11が発生する外部入
力異常信号SABNにより、外部信号検出処理手段12におけ
る異常状態の要因が、正規外部信号SO又は外部信号検出
処理手段12にあるのでなく、外部から混入したノイズに
よるものであることを検出することができ、障害の切り
分けを速やかに行うことができる。
検出処理手段12において正規外部信号SOの検出処理ルー
プが発生して本来の外部信号処理が実行できなくなると
いう異常状態が生じても、カウンタ11が発生する外部入
力異常信号SABNにより、外部信号検出処理手段12におけ
る異常状態の要因が、正規外部信号SO又は外部信号検出
処理手段12にあるのでなく、外部から混入したノイズに
よるものであることを検出することができ、障害の切り
分けを速やかに行うことができる。
本発明の実施例を、第２図〜第４図を参照して説明す
る。第２図は本発明の一実施例の構成の説明図、第３図
は同実施例の動作タイミングチャート、第４図は同実施
例の処理フローチャートである。なお、以下の実施例に
おいては、正規の外部信号SOは各種の割込み要因によっ
て発生されるものであり、またノイズはTNminより長いT
Nで周期的に発生するものとする。
る。第２図は本発明の一実施例の構成の説明図、第３図
は同実施例の動作タイミングチャート、第４図は同実施
例の処理フローチャートである。なお、以下の実施例に
おいては、正規の外部信号SOは各種の割込み要因によっ
て発生されるものであり、またノイズはTNminより長いT
Nで周期的に発生するものとする。
（Ａ）実施例の構成 第２図において、カウンタ11,外部信号検出処理手段12
については、第１図で説明したとおりである。
については、第１図で説明したとおりである。
13はレシーバ部で、各割込み要因に対応する正規外部信
号SOを含む複数の外部入力信号IS1〜ISmを受信し、共通
の検出信号DScと各正規外部信号毎の個別検出信号DS
i（ｉ＝１〜ｍ）を出力する。
号SOを含む複数の外部入力信号IS1〜ISmを受信し、共通
の検出信号DScと各正規外部信号毎の個別検出信号DS
i（ｉ＝１〜ｍ）を出力する。
1311〜131mはレシーバ、132はOR回路である。個別検出
信号DSiは、割込み処理部122に送出されるとともに、OR
回路132を介してラッチ回路121及びカウンタ11へ送出さ
れる。
信号DSiは、割込み処理部122に送出されるとともに、OR
回路132を介してラッチ回路121及びカウンタ11へ送出さ
れる。
14はORゲートで、外部信号処理手段12からのカウンタリ
セット信号及びシステム電線投入時のパワーオン信号が
入力され、そのオア出力をリセット信号としてカウンタ
11のリセット端子RSに入力する。
セット信号及びシステム電線投入時のパワーオン信号が
入力され、そのオア出力をリセット信号としてカウンタ
11のリセット端子RSに入力する。
外部信号検出処理手段12において、121はラッチ回路
で、レシーバ13部から入力された正規外部信号をその立
上りでラッチする。122は割込み処理部で、内部にデー
タバッファ123、プロセッサ（MPU）124及び割込み信号
発生部125を備え、入力された各正規外部信号の要因の
判定、ノイズの検出、ノイズ検出時のラッチ回路121の
リセット処理，割込み処理，割込み処理後のカウンタ11
のリセット処理等の各処理を行う。割込み信号発生部12
5は、個別検出信号DS1〜DSmを受けて図示しないマルチ
バイブレータより割込み信号INTRを発生する。
で、レシーバ13部から入力された正規外部信号をその立
上りでラッチする。122は割込み処理部で、内部にデー
タバッファ123、プロセッサ（MPU）124及び割込み信号
発生部125を備え、入力された各正規外部信号の要因の
判定、ノイズの検出、ノイズ検出時のラッチ回路121の
リセット処理，割込み処理，割込み処理後のカウンタ11
のリセット処理等の各処理を行う。割込み信号発生部12
5は、個別検出信号DS1〜DSmを受けて図示しないマルチ
バイブレータより割込み信号INTRを発生する。
（Ｂ）実施例の動作 実施例の動作を、第３図の動作タイミングチャート及び
第４図の処理フローチャートを参照し、処理フローチャ
ートの処理ステップに従って説明する。以下の実施例に
おいては、外部入力信号IS1が入力されたものとする。
また、ノイズは、一定周期TNで多発するノイズN1，N2等
であるとする。
第４図の処理フローチャートを参照し、処理フローチャ
ートの処理ステップに従って説明する。以下の実施例に
おいては、外部入力信号IS1が入力されたものとする。
また、ノイズは、一定周期TNで多発するノイズN1，N2等
であるとする。
ノイズN1，N2等と正規外部信号SOを含む外部入力信号IS
1が受信されると、レシーバ13は外部入力信号IS1の受信
処理を行い、共通検出信号DScをラッチ回路121に入力す
るとともにカウンタ11に入力してカウントを開始させ
る。また、個別検出信号DS1を割込み処理部122に入力す
る。
1が受信されると、レシーバ13は外部入力信号IS1の受信
処理を行い、共通検出信号DScをラッチ回路121に入力す
るとともにカウンタ11に入力してカウントを開始させ
る。また、個別検出信号DS1を割込み処理部122に入力す
る。
外部信号検出処理手段12のラッチ回路121は、入力され
た共通信号DScの最初の信号の立上りでラッチする。す
なわち、外部入力信号IS1が正規外部信号SOの場合はそ
の立上りでラッチし、ノイズの場合は最初のノイズN1の
立上りでラッチする。これにより、ラッチが解除される
まで、後続の外部入力信号の受け付けが阻止される。
た共通信号DScの最初の信号の立上りでラッチする。す
なわち、外部入力信号IS1が正規外部信号SOの場合はそ
の立上りでラッチし、ノイズの場合は最初のノイズN1の
立上りでラッチする。これにより、ラッチが解除される
まで、後続の外部入力信号の受け付けが阻止される。
処理S1 割込み処理部122のMPU124は、ラッチ回路121のラッチ時
に入力された個別検出信号DSiを受け、外部入力信号IS1
〜ISmのいずれであるかを判定する。すなわち、MPU124
で信号レベルが“0"か“1"を判定し、“1"ならばその信
号が入力されたと判定することにより割込み要因を判定
し、一定幅WIの割込み信号INTR1等を発生する（第３図
（ｂ），（ｅ）参照）。割込み要因は、個別検出信号が
DS1〜DSmのいずれであるかによって判定される。割込み
信号は、正規外部信号SOの場合はINTR1の１個であり、
ノイズの場合は、各ノイズ（N1，N2等）毎に発生される
（INTR1，INTR2等）。なお、各割込み信号INTR1等の幅W
Iは、ノイズの周期TNより短く（WI＞TN）選定される。
に入力された個別検出信号DSiを受け、外部入力信号IS1
〜ISmのいずれであるかを判定する。すなわち、MPU124
で信号レベルが“0"か“1"を判定し、“1"ならばその信
号が入力されたと判定することにより割込み要因を判定
し、一定幅WIの割込み信号INTR1等を発生する（第３図
（ｂ），（ｅ）参照）。割込み要因は、個別検出信号が
DS1〜DSmのいずれであるかによって判定される。割込み
信号は、正規外部信号SOの場合はINTR1の１個であり、
ノイズの場合は、各ノイズ（N1，N2等）毎に発生される
（INTR1，INTR2等）。なお、各割込み信号INTR1等の幅W
Iは、ノイズの周期TNより短く（WI＞TN）選定される。
処理S2 割込み処理部122は、割込み信号INTR1等の幅WI内におい
て２度読み信号RR1，RR2等をMPU124から発生し、それら
の発生時点における外部入力信号の状態をMPU124で読み
取る。
て２度読み信号RR1，RR2等をMPU124から発生し、それら
の発生時点における外部入力信号の状態をMPU124で読み
取る。
処理S3 外部入力信号IS1が正規外部信号SOである場合は、２度
読み信号RR1の発生時点における外部入力信号の状態は
オン（Ｈレベル）であるので、正規外部信号SOであると
MPU124で判定される（第３図（ａ），（ｃ）参照）。
読み信号RR1の発生時点における外部入力信号の状態は
オン（Ｈレベル）であるので、正規外部信号SOであると
MPU124で判定される（第３図（ａ），（ｃ）参照）。
これに対し、外部入力信号IS1がノイズである場合は、
各２度読み信号RR1，RR2等の発生時における外部入力信
号の状態はオフ（Ｌレベル）であるので、この場合の外
部入力信号IS1はノイズであるとMPU124で判定される
（第３図（ｄ），（ｆ）参照）。
各２度読み信号RR1，RR2等の発生時における外部入力信
号の状態はオフ（Ｌレベル）であるので、この場合の外
部入力信号IS1はノイズであるとMPU124で判定される
（第３図（ｄ），（ｆ）参照）。
処理S4 外部入力信号IS1がノイズであると判定された場合、割
込み処理部122のMPU124からリセット信号を出力してラ
ッチ回路121のラッチ状態をリセットし、割込み処理を
終了する。
込み処理部122のMPU124からリセット信号を出力してラ
ッチ回路121のラッチ状態をリセットし、割込み処理を
終了する。
以下、次いで入力されるノイズN2，N3等について前述の
処理S1〜S4の処理が繰り返される。すなわち、割込み処
理部122の割込み信号発生部125は、割込み信号INTR2，I
NTR3等を発生してはそれを取り消す処理を繰り返す異常
状態（ループ状態）になる。
処理S1〜S4の処理が繰り返される。すなわち、割込み処
理部122の割込み信号発生部125は、割込み信号INTR2，I
NTR3等を発生してはそれを取り消す処理を繰り返す異常
状態（ループ状態）になる。
一方、カウンタ11は、システムの電源投入時に入力され
るパワーオン信号をORゲート14より受けてリセットさ
れ、その後入力される入力信号の個数をカウントアップ
して行く、外部入力信号がノイズの場合は、各ノイズ
N1，N2等の入力毎にカウントアップされる。
るパワーオン信号をORゲート14より受けてリセットさ
れ、その後入力される入力信号の個数をカウントアップ
して行く、外部入力信号がノイズの場合は、各ノイズ
N1，N2等の入力毎にカウントアップされる。
処理S5，S6 処理S3において正規外部信号であることが検出される
と、所定の割込み処理を行い（処理S5）、割込み処理が
終了すると、MPU124からリセット信号を出力し、ラッチ
回路121をリセットするとともに、カウンタリセット信
号RScをMPU124から発生し、ORゲート14を通してカウン
タ11をリセットする。これにより、次の外部入力信号が
受付け可能になる。
と、所定の割込み処理を行い（処理S5）、割込み処理が
終了すると、MPU124からリセット信号を出力し、ラッチ
回路121をリセットするとともに、カウンタリセット信
号RScをMPU124から発生し、ORゲート14を通してカウン
タ11をリセットする。これにより、次の外部入力信号が
受付け可能になる。
外部入力信号IS1がノイズであり、カウンタ11が所
定の値Ｌまでカウントしたとき、すなわちノイズがＬ個
検出されたときは、外部入力異常信号SABNを出力し、図
示しないモニタに送る。モニタは、この外部異常信号S
ASNを受信することにより、外部信号検出処理手段12に
おける異常状態の要因が外部からのノイズによるもので
あることを検出し、速やかに障害の切分けを行うことが
できる。
定の値Ｌまでカウントしたとき、すなわちノイズがＬ個
検出されたときは、外部入力異常信号SABNを出力し、図
示しないモニタに送る。モニタは、この外部異常信号S
ASNを受信することにより、外部信号検出処理手段12に
おける異常状態の要因が外部からのノイズによるもので
あることを検出し、速やかに障害の切分けを行うことが
できる。
カウンタ11が所定のＬ個をカウントしない間に次の正規
外部信号が入力されると、割込み処理部122により正常
に割込み処理が行われるとともに、カウンタ11はリセッ
トされるので、外部入力異常信号SABNは発生されない
（処理S1，S2，S3，S5参照）。
外部信号が入力されると、割込み処理部122により正常
に割込み処理が行われるとともに、カウンタ11はリセッ
トされるので、外部入力異常信号SABNは発生されない
（処理S1，S2，S3，S5参照）。
以上ノイズが一定周期TNで発生する場合の実施例につい
て説明したが、本発明は、ノイズの発生周期が変動する
場合にも適用されるものである。その場合には、ノイズ
の最小発生間隔TNminを基準にして、割込み信号INTRの
幅WI、２度読み信号RRの発生時期等が選定される。
て説明したが、本発明は、ノイズの発生周期が変動する
場合にも適用されるものである。その場合には、ノイズ
の最小発生間隔TNminを基準にして、割込み信号INTRの
幅WI、２度読み信号RRの発生時期等が選定される。
以上説明したように、本発明によれば、連続して発生す
る正規の２個の正規外部信号との間に所定個数以上のノ
イズが混在するときに外部入力信号に異常があることを
指示するようにしたので、外部信号検出処理手段におい
て多発するノイズのために本来の外部信号処理が実行で
きなくなるという異常状態が生じても、前述の外部入力
異常信号により異常状態の要因が外部から混入したノイ
ズによるものであることが検出でき、障害の切り分けを
速やかに行うことができる。
る正規の２個の正規外部信号との間に所定個数以上のノ
イズが混在するときに外部入力信号に異常があることを
指示するようにしたので、外部信号検出処理手段におい
て多発するノイズのために本来の外部信号処理が実行で
きなくなるという異常状態が生じても、前述の外部入力
異常信号により異常状態の要因が外部から混入したノイ
ズによるものであることが検出でき、障害の切り分けを
速やかに行うことができる。
第１図は、本発明の基本構成の説明図、 第２図は、本発明の一実施例の構成の説明図、 第３図は、同実施例の動作タイミングチャート、 第４図は、同実施例の処理フローチャート、 第５図は、従来の外部入力のノイズ検出方式の動作タイ
ミングチャートの説明図、 第１図及び第２図において、 11……カウンタ、12……外部信号検出処理手段、121…
…ラッチ回路、122……割込み処理部、13……レシーバ
部、14……ORゲート。
ミングチャートの説明図、 第１図及び第２図において、 11……カウンタ、12……外部信号検出処理手段、121…
…ラッチ回路、122……割込み処理部、13……レシーバ
部、14……ORゲート。
Claims (1)
- 【請求項１】持続時間が正規外部信号より短く、且つ該
正規外部信号の持続時間より狭い間隔で発生するノイズ
信号が混在する外部入力信号よりノイズ信号を検出する
外部入力のノイズ信号検出装置において、 外部入力信号の振幅の変化数をカウントし、そのカウン
ト数が所定数に達したときに外部入力信号が異常である
ことを指示する外部入力異常信号を出力するカウンタ
と、 外部入力信号より正規外部信号を検出する処理を行い、
正規外部信号を検出したときには、前記カウンタをリセ
ットする外部信号検出処理手段と、 を設けたことを特徴とする外部入力のノイズ信号検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125973A JPH07110019B2 (ja) | 1988-05-25 | 1988-05-25 | 外部入力のノイズ信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125973A JPH07110019B2 (ja) | 1988-05-25 | 1988-05-25 | 外部入力のノイズ信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296838A JPH01296838A (ja) | 1989-11-30 |
| JPH07110019B2 true JPH07110019B2 (ja) | 1995-11-22 |
Family
ID=14923575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125973A Expired - Fee Related JPH07110019B2 (ja) | 1988-05-25 | 1988-05-25 | 外部入力のノイズ信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07110019B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7021501B2 (ja) * | 2017-10-26 | 2022-02-17 | オムロン株式会社 | データ取得方法およびデータ取得装置 |
| JP6859945B2 (ja) * | 2017-12-25 | 2021-04-14 | 株式会社デンソー | リンギング抑制回路 |
-
1988
- 1988-05-25 JP JP63125973A patent/JPH07110019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296838A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800562A (en) | Circuit and method for monitoring the quality of data in a data stream | |
| EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
| JPH07110019B2 (ja) | 外部入力のノイズ信号検出装置 | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| GB2310514A (en) | Watchdog circuit | |
| JP2512325B2 (ja) | ファン故障検出装置 | |
| JPS622685Y2 (ja) | ||
| JP2970690B2 (ja) | 同期制御回路 | |
| JPH07235831A (ja) | 周波数異常検出回路 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JP3406418B2 (ja) | 電源異常割込信号検出回路 | |
| JPH10145340A (ja) | 回線品質監視回路 | |
| JP3005731B2 (ja) | 警報保護回路 | |
| JP3040559B2 (ja) | 周期監視装置 | |
| JPH06332754A (ja) | 警報送出回路 | |
| JPH0756775A (ja) | ウォッチドッグ回路 | |
| JPH0520129A (ja) | マイクロプロセツサ監視方式 | |
| JPH11242617A (ja) | Ｃｐｕ異常検出回路 | |
| JPS6055448A (ja) | ウオッチドッグタイマ−の不良検出装置 | |
| JP2001324543A (ja) | カウンタの故障検出回路および故障検出方法 | |
| JPH0348339A (ja) | 固定障害判定回路 | |
| JPH0535540A (ja) | 電子制御装置の暴走検知装置 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |