JPH07235831A - 周波数異常検出回路 - Google Patents
周波数異常検出回路Info
- Publication number
- JPH07235831A JPH07235831A JP2395094A JP2395094A JPH07235831A JP H07235831 A JPH07235831 A JP H07235831A JP 2395094 A JP2395094 A JP 2395094A JP 2395094 A JP2395094 A JP 2395094A JP H07235831 A JPH07235831 A JP H07235831A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output
- counter
- abnormality
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】本発明は、発振回路やクロック周波数が異常に
なった場合、異常を速く検出しシステムに与える影響を
最小にすることを目的とする。 【構成】各々の発振器にカウンタを設け適当なオーバー
フロー値を選定すること及びこのカウンタを他の発振器
出力のタイミングでリセットさせ、カウンタがオーバー
フローした時、自身の異常高周波発振と他発振器の発振
停止或いは低周波異常発振を検出できる。
なった場合、異常を速く検出しシステムに与える影響を
最小にすることを目的とする。 【構成】各々の発振器にカウンタを設け適当なオーバー
フロー値を選定すること及びこのカウンタを他の発振器
出力のタイミングでリセットさせ、カウンタがオーバー
フローした時、自身の異常高周波発振と他発振器の発振
停止或いは低周波異常発振を検出できる。
Description
【０００１】
【産業上の利用分野】本発明は、発振回路の異常な高周
波発振や低周波発振、または発振停止など発振回路の異
常を検出する回路に関するものである。
波発振や低周波発振、または発振停止など発振回路の異
常を検出する回路に関するものである。
【０００２】
【従来の技術】本発明に関する従来技術としては、マイ
クロコンピュータなどに用いられているウオッチドッグ
タイマーがある。これは、マイクロコンピュータのクロ
ックを分周してカウンタでカウントするとともに、マイ
クロコンピュータのソフト処理でカウンタをリセットす
るもので、マイクロコンピュータのソフト処理あるいは
クロックが異常になった時はカウンタが正常にリセット
されずオーバーフローに至りこれを検出して異常検出す
るものである。発振回路やクロック周波数が異常になっ
た場合にはシステム全体に影響を及ぼす場合が多く、異
常を速く検出する事が必要となる。従来技術ではマイク
ロコンピュータのソフト処理でカウンタをリセットする
ので、カウンタがオーバーフローするまでの時間をソフ
ト処理よりも長くする必要があり、ソフトが複数のタス
クで構成されている場合にはその最大処理時間となり、
異常が発生してから検出するまで時間を要した。
クロコンピュータなどに用いられているウオッチドッグ
タイマーがある。これは、マイクロコンピュータのクロ
ックを分周してカウンタでカウントするとともに、マイ
クロコンピュータのソフト処理でカウンタをリセットす
るもので、マイクロコンピュータのソフト処理あるいは
クロックが異常になった時はカウンタが正常にリセット
されずオーバーフローに至りこれを検出して異常検出す
るものである。発振回路やクロック周波数が異常になっ
た場合にはシステム全体に影響を及ぼす場合が多く、異
常を速く検出する事が必要となる。従来技術ではマイク
ロコンピュータのソフト処理でカウンタをリセットする
ので、カウンタがオーバーフローするまでの時間をソフ
ト処理よりも長くする必要があり、ソフトが複数のタス
クで構成されている場合にはその最大処理時間となり、
異常が発生してから検出するまで時間を要した。
【０００３】
【発明が解決しようとする課題】本発明は、発振回路や
クロック周波数が異常になった場合、異常を速く検出し
システムに与える影響を最小にすることを目的とする。
クロック周波数が異常になった場合、異常を速く検出し
システムに与える影響を最小にすることを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めには、発振器の発振停止と低周波と高周波の異常発振
を検出する必要があるが、特に複数の発振器を有する発
振回路では互いに他の発振器出力を基準クロックとして
異常を検出することが可能となる。各々の発振器にカウ
ンタを設け適当なオーバーフロー値を選定すること及び
このカウンタを他の発振器出力のタイミングでリセット
させればカウンタがオーバーフローした時、自身の異常
高周波発振と他発振器の発振停止或いは低周波異常発振
を検出できる。さらに、カウンタ出力に他発振器の周期
と等しくなるようにデコード値を選べば、両者が不一致
となった時、自身の発振停止或いは低周波異常発振と他
発振器の高周波異常発振を検出することが可能になる。
めには、発振器の発振停止と低周波と高周波の異常発振
を検出する必要があるが、特に複数の発振器を有する発
振回路では互いに他の発振器出力を基準クロックとして
異常を検出することが可能となる。各々の発振器にカウ
ンタを設け適当なオーバーフロー値を選定すること及び
このカウンタを他の発振器出力のタイミングでリセット
させればカウンタがオーバーフローした時、自身の異常
高周波発振と他発振器の発振停止或いは低周波異常発振
を検出できる。さらに、カウンタ出力に他発振器の周期
と等しくなるようにデコード値を選べば、両者が不一致
となった時、自身の発振停止或いは低周波異常発振と他
発振器の高周波異常発振を検出することが可能になる。
【０００５】
【作用】個々の発振周波数が異なる場合でも各々の発振
器に対応したカウンタの分周比とデコード値を適当に選
定することで発振器の異常を数サイクルで検出する事が
でき、システムに与える影響を最小にすることができ
る。
器に対応したカウンタの分周比とデコード値を適当に選
定することで発振器の異常を数サイクルで検出する事が
でき、システムに与える影響を最小にすることができ
る。
【０００６】
【実施例】以下本発明の実施例を図１で説明する。回路
は発振器１ａとカウンタ２ａとデコーダ３ａと発振器１
ｂとエッジ検出回路５ｂとカウンタ２ａのオーバーフロ
ーを検出する異常判別回路４１ａおよびデコーダ３ａと
エッジ検出回路５ｂが一致していないとき異常と判別す
る異常判別回路４２ａから構成される。発振器１ａと２
ａが正常なときのタイムチャートを図２に示す。発振器
１ａと２ａは周波数が異なりカウンタ２ａは発振器１ａ
をカウントし発振器１ｂの立ち上がりエッジ出力５ｂ１
でリセットされ、デコーダ３ａはカウンタ２ａの値が発
振器１ｂの立ち下がりエッジ出力５ｂ２と一致するよう
にする。
は発振器１ａとカウンタ２ａとデコーダ３ａと発振器１
ｂとエッジ検出回路５ｂとカウンタ２ａのオーバーフロ
ーを検出する異常判別回路４１ａおよびデコーダ３ａと
エッジ検出回路５ｂが一致していないとき異常と判別す
る異常判別回路４２ａから構成される。発振器１ａと２
ａが正常なときのタイムチャートを図２に示す。発振器
１ａと２ａは周波数が異なりカウンタ２ａは発振器１ａ
をカウントし発振器１ｂの立ち上がりエッジ出力５ｂ１
でリセットされ、デコーダ３ａはカウンタ２ａの値が発
振器１ｂの立ち下がりエッジ出力５ｂ２と一致するよう
にする。
【０００７】発振器１ａが異常になったときのタイムチ
ャートを図３と図４に、発振器１ｂが異常になったとき
のタイムチャートを図５と図６に示す。
ャートを図３と図４に、発振器１ｂが異常になったとき
のタイムチャートを図５と図６に示す。
【０００８】図３は図２の正常な状態から発振器１ａが
発振停止した場合のタイムチャートを示した。発振器１
ａが発振停止するとカウンタ２ａとデコーダ３ａが停止
しエッジ検出回路５ｂの出力５ｂ１でリセットされる
が、異常判別回路４２ｂはエッジ検出回路５ｂから５ｂ
２が出力されたときデコーダ３ａの出力がないので異常
と判別し異常信号を出す。
発振停止した場合のタイムチャートを示した。発振器１
ａが発振停止するとカウンタ２ａとデコーダ３ａが停止
しエッジ検出回路５ｂの出力５ｂ１でリセットされる
が、異常判別回路４２ｂはエッジ検出回路５ｂから５ｂ
２が出力されたときデコーダ３ａの出力がないので異常
と判別し異常信号を出す。
【０００９】同様に、図４は図２の正常な状態から発振
器１ａが高周波で異常発振した場合のタイムチャート
で、カウンタ２ａがエッジ検出回路５ｂの出力５ｂ１で
リセットされる前にオーバーフローとなり、これを異常
判別回路４１ａが検出して異常信号を出す。
器１ａが高周波で異常発振した場合のタイムチャート
で、カウンタ２ａがエッジ検出回路５ｂの出力５ｂ１で
リセットされる前にオーバーフローとなり、これを異常
判別回路４１ａが検出して異常信号を出す。
【００１０】図５は発振器１ｂが発振停止した場合のタ
イムチャートで、発振器１ｂが発振停止するとエッジ検
出回路５ｂから５ｂ１が出力されなくなりカウンタ２ａ
がリセットされないのでオーバーフローし、これを異常
判別回路４１ａが検出して異常信号を出す。
イムチャートで、発振器１ｂが発振停止するとエッジ検
出回路５ｂから５ｂ１が出力されなくなりカウンタ２ａ
がリセットされないのでオーバーフローし、これを異常
判別回路４１ａが検出して異常信号を出す。
【００１１】同様に、図６は発振器１ｂが高周波で異常
発振した場合のタイムチャートで、カウンタ２ａがエッ
ジ検出回路５ｂの出力５ｂ１でリセットされるが５ｂ２
が出力されたときデコーダ３ａの出力がないので異常判
別回路４２ａが異常と判別し異常信号を出す。
発振した場合のタイムチャートで、カウンタ２ａがエッ
ジ検出回路５ｂの出力５ｂ１でリセットされるが５ｂ２
が出力されたときデコーダ３ａの出力がないので異常判
別回路４２ａが異常と判別し異常信号を出す。
【００１２】以上は発振器が二つの場合の実施例である
が、図７にｎ個の場合の回路構成を示す。構成要素１ａ
‥ｎ，２ａ‥ｎ，３ａ‥ｎ，４ａ１‥ｎ，４ａ２‥ｎ，
５ｂ‥ｎは図１とｉ，ｉ＋１番目（ｉ＝１，２‥ｎ）の
動作タイムチャートは図２〜図６と同じである。
が、図７にｎ個の場合の回路構成を示す。構成要素１ａ
‥ｎ，２ａ‥ｎ，３ａ‥ｎ，４ａ１‥ｎ，４ａ２‥ｎ，
５ｂ‥ｎは図１とｉ，ｉ＋１番目（ｉ＝１，２‥ｎ）の
動作タイムチャートは図２〜図６と同じである。
【００１３】
【発明の効果】以上の説明のように本発明によれば、発
振器の異常を数サイクルで検出する事が出来、また発振
回路の異常に対する他回路への影響を最小限にする事が
出来る。
振器の異常を数サイクルで検出する事が出来、また発振
回路の異常に対する他回路への影響を最小限にする事が
出来る。
【図１】本発明のブロック図である。
【図２】正常状態における図１のタイムチャートであ
る。
る。
【図３】異常状態における図１のタイムチャートであ
る。
る。
【図４】同じく図１のタイムチャートである。
【図５】同じく図１のタイムチャートである。
【図６】同じく図１のタイムチャートである。
【図７】本発明の他の実施例を示すブロック図である。
１ａ‥ｎ…発振器、２ａ‥ｎ…カウンタ、３ａ‥ｎ…デ
コーダ、４１ａ‥ｎ…異常判別回路１、４２ａ‥ｎ…異
常判別回路２、５ｂ‥ｎ…エッジ検出回路。
コーダ、４１ａ‥ｎ…異常判別回路１、４２ａ‥ｎ…異
常判別回路２、５ｂ‥ｎ…エッジ検出回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 美濃 知章 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 白濱 秀文 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内
Claims (1)
- 【請求項１】周波数の異なる二つの発振器を有する発振
回路において、第一の発振器出力にカウンタとこのカウ
ンタがある値になったとき信号を出すデコーダを、また
第二の発振器出力に発振器の立ち上がりと立ち下がりエ
ッジでパルス信号を出すエッジ検出回路を設け前記デコ
ーダの出力タイミングと前記カウンタのオーバーフロー
タイミングを第二の発振器の一周期と等しくなるように
し、さらにエッジ検出回路の立ち上がり出力でカウンタ
をリセットすることで、カウンタがオーバーフローした
ときまたは第二の発振器の一周期と等しくなるようにし
たデコーダ出力とエッジ検出回路の立ち下がりタイミン
グが一致しないとき異常信号を出す異常判別回路を設け
たことを特徴とする周波数異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2395094A JPH07235831A (ja) | 1994-02-22 | 1994-02-22 | 周波数異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2395094A JPH07235831A (ja) | 1994-02-22 | 1994-02-22 | 周波数異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235831A true JPH07235831A (ja) | 1995-09-05 |
Family
ID=12124838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2395094A Pending JPH07235831A (ja) | 1994-02-22 | 1994-02-22 | 周波数異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235831A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686802B2 (en) | 2001-12-07 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit |
| JP2012054752A (ja) * | 2010-09-01 | 2012-03-15 | Denso Corp | 通信装置および通信装置の製造方法 |
| JP2013175056A (ja) * | 2012-02-24 | 2013-09-05 | Lapis Semiconductor Co Ltd | 発振回路、集積回路、及び異常検出方法 |
| CN103716020A (zh) * | 2012-10-05 | 2014-04-09 | Ls产电株式会社 | 用于检测脉冲信号的截止频率的方法和装置 |
-
1994
- 1994-02-22 JP JP2395094A patent/JPH07235831A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686802B2 (en) | 2001-12-07 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit |
| JP2012054752A (ja) * | 2010-09-01 | 2012-03-15 | Denso Corp | 通信装置および通信装置の製造方法 |
| JP2013175056A (ja) * | 2012-02-24 | 2013-09-05 | Lapis Semiconductor Co Ltd | 発振回路、集積回路、及び異常検出方法 |
| US9453881B2 (en) | 2012-02-24 | 2016-09-27 | Lapis Semiconductor Co., Ltd. | Oscillation circuit, integrated circuit, and abnormality detection method |
| CN103716020A (zh) * | 2012-10-05 | 2014-04-09 | Ls产电株式会社 | 用于检测脉冲信号的截止频率的方法和装置 |
| JP2014077784A (ja) * | 2012-10-05 | 2014-05-01 | Lsis Co Ltd | パルス信号に対する遮断周波数検出装置及びその方法 |
| US9088286B2 (en) | 2012-10-05 | 2015-07-21 | Lsis Co., Ltd. | Method and apparatus for detecting cut-off frequency of pulse signal |
| EP2717469A3 (en) * | 2012-10-05 | 2017-08-02 | LSIS Co., Ltd. | Method and apparatus for detecting cut-off frequency of pulse signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0671241B2 (ja) | スペクトラム拡散通信の初期同期方式 | |
| US6385274B1 (en) | Watchdog timer for resetting microcomputer before runaway | |
| JPH07235831A (ja) | 周波数異常検出回路 | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| US7080281B2 (en) | Method and circuit arrangement for monitoring the operation of a processor | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JP2001356917A (ja) | パルス判定装置 | |
| JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPH0973404A (ja) | ウオッチドッグタイマ回路 | |
| JPH03130670A (ja) | クロツク発振異常検出回路 | |
| KR0165012B1 (ko) | Dsp프로세서의 인터럽트 오류 방지방법 및 인터럽트 오류방지장치 | |
| JPH07110019B2 (ja) | 外部入力のノイズ信号検出装置 | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| JPH02252034A (ja) | ウォッチドッグタイマ設定方式 | |
| JPH02259845A (ja) | プロセッサ | |
| JPH07235953A (ja) | フレームパルス発生装置 | |
| JPS6277658A (ja) | 中央処理装置暴走防止回路 | |
| JPH0535540A (ja) | 電子制御装置の暴走検知装置 | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| JPH06273495A (ja) | テストモード機能をもつ半導体集積回路 |