JPH08335179A - ワンチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 計時用クロック発振周波数が変更された場合
においても、ウォッチドッグ割込要求信号が出力される
期間の変化をなくす。 【構成】 時計回路１は、下位側カウンタ２および上位
側カウンタ３に分割される。ウォッチドッグタイマとし
て動作する上位側カウンタ３は、選択手段５によって下
位側カウンタ２の分周出力を選択可能である。選択され
た分周出力をさらに上位側カウンタ３によって分周して
いる間に、プログラムが正常に動作していればウォッチ
ドッグタイマクリア命令が実行され、上位側カウンタ３
はリセットされる。プログラムの異常でリセットされな
いときには、ウォッチドッグ割込要求信号が発生され
る。カウントパルスを発生する計時用クロック発振回路
の発振周波数が変更されれば、対応して選択手段５の選
択を変更し、ウォッチドッグ割込要求信号が発生される
までの時間を調整することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１つの半導体集積回路
上にＣＰＵや各種周辺回路、特にカウンタを含むワンチ
ップマイクロコンピュータに関する。

【０００２】

【従来の技術】従来から、ワンチップマイクロコンピュ
ータなどを信頼性よく動作させるために、プログラムが
暴走するなどの異常時に備え、ウォッチドッグタイマを
内蔵することがある。ウォッチドッグタイマは、マイク
ロコンピュータから一定時間以内の周期でクリア動作が
行われないと、マイクロコンピュータに対してウォッチ
ドッグ割込要求信号を発生する。ウォッチドッグ割込要
求信号が与えられたマイクロコンピュータ側では、予め
設定されている特定のプログラムによって動作異常を解
消するための動作を行う。

【０００３】特開平３−１１０６３８５公報には、ウォ
ッチドッグタイマ以外の目的のために内蔵されたタイマ
カウンタを利用して、専用の分周回路を必要とせずにウ
ォッチドッグタイマ機能を実現する先行技術が開示され
ている。この先行技術の構成を図６に示す。時計回路１
０は、ウォッチドッグタイマ以外の用途にも使用可能な
汎用の計時用分周回路であり、たとえば、カウントパル
スを計数し、時計割込要求信号を出力するための複数段
のカウンタ１１を含む。ウォッチドッグタイマ２０は、
ウォッチドッグ割込要求信号を出力する回路であり、エ
ッジ検出回路２１、記憶フラグ２２、エッジ検出回路２
３、記憶フラグ２４、アンドゲート２５を含む。エッジ
検出回路２１，２３は、カウンタ１１の３段目および４
段目からの分周出力波形のエッジをそれぞれ検出する。
記憶フラグ２２，２４は、エッジ検出回路２１，２３か
らの出力をそれぞれ記憶する。アンドゲート２５は、記
憶フラグ２２および記憶フラグ２４からの出力に応答
し、両方とも出力がセットされていればウォッチドッグ
割込要求信号を出力する。記憶フラグ２２，２４は、ウ
ォッチドッグタイマクリア命令をプログラムで実行する
ことによってクリアされる。

【０００４】エッジ検出回路２１，２３は、汎用のカウ
ンタ１１の３段目からの出力データ変化の立上がりまた
は立下がりエッジを検出し、検出信号を出力して記憶フ
ラグ２２をセットする。エッジ検出回路２３は、カウン
タ１１の４段目からの出力データ変化の立上がりまたは
立下がりエッジを検出し、検出信号を出力して記憶フラ
グ２４をセットする。プログラムの実行が停止、暴走ま
たはループ状態に陥った場合は、ウォッチドッグタイマ
をクリアする命令を実行することができなくなり、記憶
フラグ２２および記憶フラグ２４はクリアされることな
く、アンドゲート２５からウォッチドッグ割込要求信号
が出力され、ウォッチドッグタイマとして機能する。

【０００５】

【発明が解決しようとする課題】前述の先行技術では、
時計用カウンタ回路として動作するカウンタ１１の途中
段から発生する出力のエッジを検出し、ウォッチドッグ
タイマ機能が実現される。しかしながら、計時用のカウ
ントパルスを発生するクロック発振回路の発振周波数を
変更すると、カウンタ１１の分周回路からエッジ検出回
路２１，２３に出力するエッジのタイミングが変化し、
ウォッチドッグタイマ２０からウォッチドッグ割込要求
信号が出力されるまでに要する時間が変化する。また、
時計回路１０は、１秒毎に表示を変える必要があるの
で、１秒毎に割込をかけて表示を変えるための時計割込
要求信号を発生する。発振周波数が変化すると、時計割
込要求信号もウォッチドッグ割込要求信号と同様に変化
する。なお、計時用のクロック発振回路から出力される
カウントパルスを分周することによって、時計割込要求
信号を出力し、またそれら計時用のクロック発振回路に
使用される発振子には複数の周波数のものが用いられて
いることは周知の事実である。さらに、マイクロコンピ
ュータのシステムクロックやボーレートジェネレータ用
クロック信号をカウントパルスとして使用する必要があ
ることも生じうる。

【０００６】また、前述の先行技術では記憶フラグ２
２，２４によってウォッチドッグ割込要求信号を出力す
る構成を有しているので、正常に動作しているときに
は、ウォッチドッグ動作の前に、ソフトウェアでカウン
タがオーバフローするまでに記憶フラグ２２，２４をリ
セットするクリア信号が与えられる。発振周波数の変更
によって、ウォッチドッグ動作として、クリア信号が入
力されてから割込要求信号が出力されるまでの時間に大
きなばらつきを生じ、精度上問題である。

【０００７】本発明の目的は、計時用クロック発振回路
の発振周波数などが変更した場合においても、割込要求
信号が出力されるまでの時間の変化をなくすことができ
るワンチップマイクロコンピュータを提供することであ
る。また本発明の目的は、ウォッチドッグタイマ機能を
実現する際に、ウォッチドッグ割込要求信号が出力され
るまでの時間の変化をなくすことができるワンチップマ
イクロコンピュータを提供することである。

【０００８】

【課題を解決するための手段】本発明は、ＣＰＵおよび
複数段のカウンタを内蔵するワンチップマイクロコンピ
ュータにおいて、カウンタは上位側および下位側に分割
可能であり、下位側カウンタから、複数種類の分周出力
を取出し、そのうち１つの分周出力を上位側カウンタに
入力させる選択手段と、下位側カウンタの出力または上
位側カウンタの出力を切換えて、ＣＰＵに対する割込要
求信号を導出する割込手段とを含むことを特徴とするワ
ンチップマイクロコンピュータである。また本発明の前
記上位側カウンタは、ＣＰＵのプログラム動作によって
リセット可能であり、出力をＣＰＵに対してウォッチド
ッグ割込要求信号として与えることを特徴とする。また
本発明の前記下位側カウンタには計時用のカウントパル
ス信号が入力され、前記割込手段は、ＣＰＵに時計割込
要求信号を与えることを特徴とする。

【０００９】

【作用】本発明に従えば、複数段のカウンタは上位側お
よび下位側に分割可能である。選択手段によって下位側
カウンタから複数種類の分周出力を取出して、そのうち
１つの分周出力を上位側カウンタに入力させる。計時の
元になるカウントパルスの周波数が変更されても、下位
側カウンタから上位側カウンタに入力させる分周出力を
切換えて、上位側カウンタからの出力の時間的変化を調
整すれば、ばらつきを改善することができる。割込手段
は、下位側カウンタの出力または上位側カウンタの出力
を切換えてＣＰＵに対する割込要求信号を導出するの
で、たとえば時計動作用の割込など、一定時間毎の割込
要求を用いた種々の機能を実現することができる。

【００１０】また本発明に従えば、上位側カウンタはＣ
ＰＵのプログラム動作によってリセット可能であり、出
力をＣＰＵに対してウォッチドッグ割込要求信号として
与えることができるので、下位側カウンタをウォッチド
ッグタイマ以外の用途にも併用しつつウォッチドッグタ
イマの機能を実現することができる。

【００１１】また本発明に従えば、下位側カウンタには
計時用のカウントパルス信号が入力され、割込手段によ
ってＣＰＵに時計割込要求信号が与えられる。カウント
パルス信号の周波数が変更されても、選択手段によって
分周出力を調整すれば、正確な計時を行うことができ
る。

【００１２】

【実施例】図１は、本発明の一実施例の概略的な電気的
構成を示す。ワンチップマイクロコンピュータ内には、
時計回路１が内蔵される。時計回路１は、ウォッチドッ
グタイマ以外の用途にも使用可能な汎用の計時回路であ
る。時計回路１は、下位側カウンタ２と上位側カウンタ
３とに分割可能である。下位側カウンタ２は、時計回路
１で機能する場合の計時用カウンタである。上位側カウ
ンタ３は、入力信号をセレクタ回路４によって選択され
て動作する。セレクタ回路４内には選択手段５および割
込手段６が含まれる。選択手段５は、接続点５ａ，５
ｂ，５ｃ，５ｅのうちのいずれかを接続状態とすること
によって、上位側カウンタ３へ入力されるカウントパル
スの分周出力を選択する。割込手段６は、接続点６ａ，
６ｂ，６ｃの接続状態を組合わせることによって、時計
回路１をウォッチドッグタイマ機能で動作させる場合
に、ウォッチドッグ割込要求信号の出力および時計割込
要求信号を選択することができる。

【００１３】時計回路１は、ウォッチドッグタイマ以外
の用途にも使用可能なカウンタであり、下位側カウンタ
２と上位側カウンタ３との間の途中段に、信号ラインを
切換えるセレクタ回路４が存在する。時計回路１は、セ
レクタ回路４の切換えによって、たとえば４段の上位側
カウンタ３を切離し、ウォッチドッグタイマ用のカウン
タとして使用可能な構成になっている。上位側カウンタ
３に入力されるカウントパルスは、選択手段５によって
下位側カウンタの各段の出力から選択される。

【００１４】時計割込要求信号は、ウォッチドッグタイ
マが機能する場合には、割込手段６によって下位側カウ
ンタの最終段からの出力に切換えられて導出され、通常
の計時回路としてのみ機能する場合は、上位側カウンタ
の最終段から出力される。ウォッチドッグ割込要求信号
は、割込手段６によって、ウォッチドッグタイマとして
機能する場合に上位側カウンタ３の最終段から出力さ
れ、計時回路のみの機能で動作する場合は出力されな
い。

【００１５】ワンチップマイクロコンピュータのユーザ
によっては、カウントパルスの原発振周波数を小さくし
てもシステム動作上特に問題とならない場合もある。こ
のようなケースでは、上位側カウンタ３の部分は不必要
となるので、ここをウォッチドッグタイマ機能用に使用
することができる。原発振を高い周波数で使用するユー
ザは、ウォッチドッグタイマ機能を必要としないケース
もあるので、このような場合は下位側カウンタ２および
上位側カウンタ３を一体のカウンタとしてフルに使用す
る。このようにユーザの選択によって種々の対応が可能
である。

【００１６】図２は、図１の実施例で下位側カウンタ２
が計時用として動作し、上位側カウンタ３がウォッチド
ッグタイマとして動作する組合せ状態を示す。セレクタ
回路４内の選択手段５および割込手段６を図３に示すよ
うに選択することによって、時計割込要求信号とウォッ
チドッグ割込要求信号を割込手段６から出力することが
できる。選択手段５の設定は、カウントパルスの周波数
に応じて、たとえば接続点５ｂを選択して行う。割込手
段６では、接続点６ａ，６ｃが接続状態となる。カウン
トパルスの周波数が変更されるときには、選択手段５の
選択も変更し、カウントパルスの周波数が変わっても、
時計割込要求信号の出力間隔を精度よく合わせることが
できる。上位側カウンタ３は、ＣＰＵからのウォッチド
ッグタイマクリア命令によってリセットされる構成を有
している。したがって上位側カウンタ３の最終段に分周
信号が出力されるタイミング以前に、ウォッチドッグタ
イマクリア命令が与えられると、ウォッチドッグ割込要
求信号は出力されない。しかしながら、ＣＰＵのプログ
ラムの実行が停止、暴走またはループ形成などの異常状
態に陥った場合は、ウォッチドッグタイマクリア命令が
実行されなくなるので、上位側カウンタ３の最終段から
の信号によって、ウォッチドッグ割込要求信号が出力さ
れる。

【００１７】図３は、図１の実施例を計時カウント回路
として機能させる場合の構成を示す。本実施例における
下位側カウンタ２は、前述のように、カウントパルスを
発生する計時用クロックの発振子、たとえば水晶振動子
やセラミック振動子の周波数が変更されたような場合に
は、カウンタでの分周回数の変更を行うことができる計
時用分周回路として機能させることが可能である。下位
側カウンタ２および上位側カウンタ３を計時用カウンタ
回路として動作させるためには、選択手段５および割込
手段６を図３のように、すなわち接続点５ｅ，６ｂを接
続状態とするように設定すればよい。選択手段５におい
て、上位側カウンタ３へ入力されるカウントパルスは、
下位側カウンタ２の最終段を選択している。選択手段５
の選択を変えれば、分周回数の変更を行うことができ
る。割込手段６においては、時計割込要求信号の選択お
よびウォッチドッグ割込要求信号の選択を行う。時計割
込要求信号としては、上位側カウンタ３の最終段からの
出力信号が選択される。ウォッチドッグ割込要求信号と
しては、出力信号が導出されない状態となっている。

【００１８】下位側カウンタ２へカウントパルスが入力
されると、下位側カウンタ２が分周動作を行い、最終段
の信号を上位側カウンタ３の入力へ与える。上位側カウ
ンタ３は下位側カウンタ２と同様に分周動作を行う。上
位側カウンタ３の最終段からの分周信号は、時計割込要
求信号として出力される。選択手段５によって、計時用
分周回路の分周回数の設定が可能となり、カウントパル
スの元になる計時用クロックの発振子が変更された場合
においても、分周回数の変更によってほぼ同一の時間間
隔で時計割込要求信号を出力することも可能となる。

【００１９】図４は、図１の実施例の選択手段５および
割込手段６の具体的構成を示す。選択手段５は、オアゲ
ート５０およびアンドゲート５１〜５ｎを含んで構成さ
れる。下位側カウンタ２の各段の分周出力の選択は、カ
ウントパルス選択信号によって行うことができる。カウ
ントパルス選択信号は、下位側カウンタ２の途中段から
の出力と同数のビット数から成る。アンドゲート５１〜
５ｎは、いずれも一対の入力端子を有し、そのうちの一
方を下位側カウンタ２のいずれかの分周出力、他方をカ
ウントパルス選択信号の対応する１ビット分の出力に接
続する。各アンドゲート５１〜５ｎの出力は、ｎ入力オ
アゲート５０に入力され、その出力が上位側カウンタ３
の入力信号となる。カウントパルス選択信号を入力する
方法としては、マイクロコンピュータ内部のレジスタの
設定による方法、外部端子による方法、プログラマブル
ロジックアレイ（ＰＬＡ）などによる設定など、マイク
ロコンピュータの仕様によって多種の方法が可能であ
る。

【００２０】割込手段６も、オアゲート６０、アンドゲ
ート６１，６２，６３、およびインバータ６４で構成さ
れ、時計割込要求信号とウォッチドッグ割込要求信号と
の選択をウォッチドッグ動作選択信号に従って行う。ウ
ォッチドッグ動作選択信号は、いずれも一対の入力端子
を有するアンドゲート６１〜６３の一方の入力端子に与
えられる。ただしアンドゲート６２に対しては、インバ
ータ６４を介して与えられる。アンドゲート６１，６２
の他方の入力端子には、上位側カウンタ３からの出力信
号が与えられる。アンドゲート６３の他方の入力端子に
は、下位側カウンタ２の最終段からの出力が与えられ
る。アンドゲート６２，６３の出力は、オアゲート６０
に入力される。オアゲート６０からは時計割込要求信号
が発生される。アンドゲート６１からはウォッチドッグ
割込要求信号が発生される。ウォッチドッグ動作選択信
号がローレベルのときには、ウォッチドッグ割込要求信
号はアンドゲート６１によってマスクされ、発生されな
くなる。上位側カウンタ３の出力は、アンドゲート６２
およびオアゲート６０を介して時計割込要求信号として
ＣＰＵに与えられる。ウォッチドッグ動作選択信号を入
力する方法としては、カウントパルス選択信号と同様
に、マイクロコンピュータ内部のレジスタの設定によっ
て入力するか、外部端子によって入力するか、またはＰ
ＬＡなどの設定によるかなど、マイクロコンピュータの
多様な仕様に従って種々の方法による入力が可能であ
る。

【００２１】図５は、本発明の他の実施例の概略的な電
気的構成を示す。時計回路７０には、ｍ段のカウンタ７
１〜７ｍが含まれる。セレクタ回路８０は、カウントパ
ルスを発生するための計時用クロックに使用される発振
子を幅広く利用することが可能なように、セレクタ回路
８０をカウンタ７１〜７ｍの各分周段に対応して設けて
いる。これによって時計割込要求信号ならびにウォッチ
ドッグ割込要求信号が出力されるタイミングは、計時用
クロックに使用される発振子の周波数にとらわれずにほ
ぼ一定に調整することが可能となる。本実施例において
は、各分周段の組合せを変更可能とするため、選択手段
８１，８２が設けられる。またウォッチドッグタイマと
して動作するときのクリア命令を与えるカウンタ７１〜
７ｍを選択するために、選択手段８３が設けられてい
る。割込手段８４は、時計割込要求信号となる分周出力
の切換えと、ウォッチドッグ割込要求信号を導出するか
否かの切換えを行う。選択手段８１〜８３の切換えによ
って、カウンタ７１〜７ｍの分割を、任意の位置で行う
ことができる。

【００２２】本実施例においても、各選択手段８１〜８
３の切換や、割込手段８４の切換を、マイクロコンピュ
ータの内部レジスタの設定によって行う方法、外部端子
によって行う方法、ＰＬＡによって行う方法など、マイ
クロコンピュータの仕様に応じて種々の方式を使い分け
ることができる。汎用性が一層高くなるので、１種類の
ワンチップマイクロコンピュータを用意しておいて、種
々の応用に使用することができ、標準化を推進すること
ができる。

【００２３】

【発明の効果】以上のように本発明によれば、カウンタ
を上位側および下位側に分割し、下位側カウンタからの
分周出力を選択手段によって選択して上位側カウンタに
与えるので、カウンタが計数する信号の周波数が変更さ
れても、分周出力の選択によって上位側カウンタからの
出力の時間的変化を修正することができる。割込手段に
よって、下位側カウンタからの出力または上位側カウン
タからの出力を切換えてＣＰＵに対する割込要求信号と
して導出することができるので、カウンタの計時出力を
用いた種々の応用が可能となる。

【００２４】また本発明によれば、上位側カウンタがＣ
ＰＵのプログラム動作によってリセット可能であるの
で、出力をＣＰＵに対してウォッチドッグ割込要求信号
として与え、ウォッチドッグタイマの機能を実現するこ
とができる。選択手段によって、上位側カウンタに与え
る下位側カウンタからの分周出力が選択可能であるの
で、元の計時用信号の周波数が変更したような場合であ
っても分周出力の選択によってウォッチドッグ割込要求
信号を出力するまでに要する時間のばらつきを減少させ
ることができる。また計時用信号の周波数が一定の場合
には、ウォッチドッグ割込要求信号が出力されるまでの
段の設定を広範囲に変更することができる。

【００２５】また本発明によれば、計時用のカウントパ
ルス信号を下位側カウンタで分周し、下位側カウンタか
らの出力または下位側カウンタの途中の段を含む複数の
分周出力から選択した出力を上位側カウンタでさらに分
周した出力を切換えて、割込手段はＣＰＵに時計割込要
求信号として与えるので、カウントパルス信号の周波数
が変更された場合にも容易に対応することができ、また
変更しない一定の場合には広範囲に時計割込要求信号を
発生する時間を変更することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の概略的な電気的構成を示す
ブロック図である。

【図２】ウォッチドッグタイマとして機能させる場合の
電気的構成を示すブロック図である。

【図３】図１の実施例を計時カウント回路として機能さ
せる場合の電気的構成を示すブロック図である。

【図４】図１の実施例の選択手段５および割込手段６の
電気的構成を示すブロック図である。

【図５】本発明の他の実施例の概略的な電気的構成を示
すブロック図である。

【図６】先行技術の概略的な電気的構成を示すブロック
図である。

【符号の説明】

１，７０ 時計回路 ２ 下位側カウンタ ３ 上位側カウンタ ４，８０ セレクタ回路 ５，８１〜８３ 選択手段 ６，８４ 割込手段 ７ ＣＰＵ ７１〜７ｍ カウンタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵおよび複数段のカウンタを内蔵す
   るワンチップマイクロコンピュータにおいて、 カウンタは上位側および下位側に分割可能であり、 下位側カウンタから、複数種類の分周出力を取出し、そ
   のうち１つの分周出力を上位側カウンタに入力させる選
   択手段と、 下位側カウンタの出力または上位側カウンタの出力を切
   換えて、ＣＰＵに対する割込要求信号を導出する割込手
   段とを含むことを特徴とするワンチップマイクロコンピ
   ュータ。
2. 【請求項２】 前記上位側カウンタは、ＣＰＵのプログ
   ラム動作によってリセット可能であり、出力をＣＰＵに
   対してウォッチドッグ割込要求信号として与えることを
   特徴とする請求項１記載のワンチップマイクロコンピュ
   ータ。
3. 【請求項３】 前記下位側カウンタには計時用のカウン
   トパルス信号が入力され、 前記割込手段は、ＣＰＵに時計割込要求信号を与えるこ
   とを特徴とする請求項１または２記載のワンチップマイ
   クロコンピュータ。