JPH04209020A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04209020A JPH04209020A JP90400146A JP40014690A JPH04209020A JP H04209020 A JPH04209020 A JP H04209020A JP 90400146 A JP90400146 A JP 90400146A JP 40014690 A JP40014690 A JP 40014690A JP H04209020 A JPH04209020 A JP H04209020A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- signal
- oscillation circuit
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- TUWJQNVAGYRRHA-UHFFFAOYSA-N Menadiol dibutyrate Chemical compound C1=CC=C2C(OC(=O)CCC)=CC(C)=C(OC(=O)CCC)C2=C1 TUWJQNVAGYRRHA-UHFFFAOYSA-N 0.000 description 1
- BWRHOYDPVJPXMF-UHFFFAOYSA-N cis-Caran Natural products C1C(C)CCC2C(C)(C)C12 BWRHOYDPVJPXMF-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［（１（１０１］
【産’？）−の利１１１分７Ｆ］本発明はマイク［Ｊコ
ンピュータに関し、特に２系統以七の動作り［−Ｊツク
を有するマイクロコンピュータに関する。 ［００（１２］ 【従来の技術】従来のマイクロコンピュータにおいて、
２系統のクロックを有している場合がある。例えば、図
３に示すように、メインクロックＣ１０発生するための
発振回路１０と、サブクロックＣ１ｌを発生するための
発振回路１１の２つのクロック発振源を有している。こ
れら２つのクロックの切換制両は、切換回路１２に対す
るり［Ｊツタ切換（３号Ｃ１３及びリセット信号Ｒ，１
０により行なう。 ［０００３］通常、マイクロコシピユータはリセット信
号■く１０により初期設定を行ってから処理を開始する
。 その際、マイクロコンピュータのＣＰＵ部を動作さぜる
シスデｊ１ヶ［−］ツクＣ１２も初期化される。従来の
マイクロコンピュータではこの初期状態では必ずあらか
じめ決めら第１た方のり［１ツクを選択する構成となっ
ている。 ［０００４］
ンピュータに関し、特に２系統以七の動作り［−Ｊツク
を有するマイクロコンピュータに関する。 ［００（１２］ 【従来の技術】従来のマイクロコンピュータにおいて、
２系統のクロックを有している場合がある。例えば、図
３に示すように、メインクロックＣ１０発生するための
発振回路１０と、サブクロックＣ１ｌを発生するための
発振回路１１の２つのクロック発振源を有している。こ
れら２つのクロックの切換制両は、切換回路１２に対す
るり［Ｊツタ切換（３号Ｃ１３及びリセット信号Ｒ，１
０により行なう。 ［０００３］通常、マイクロコシピユータはリセット信
号■く１０により初期設定を行ってから処理を開始する
。 その際、マイクロコンピュータのＣＰＵ部を動作さぜる
シスデｊ１ヶ［−］ツクＣ１２も初期化される。従来の
マイクロコンピュータではこの初期状態では必ずあらか
じめ決めら第１た方のり［１ツクを選択する構成となっ
ている。 ［０００４］
【発明が解決しようとする課題】この従来のマイク［１
コンピユータでは、１月ヒッｈ後のシステムクロックが
あ１）かしめ決められでおり（一般にメインクロック）
、ソフ１へウェア」１全ての処理をサブクロックで行っ
ている場合でも、メインクロックを必ず取付けなくては
ならず、そのための無駄な外付部品を取付けなければな
らないという問題点があった。 ［０００５］本発明の目的は、メインクロックが必要な
い場合は、メインクロック発振回路を取付なくとも動作
すること力（’（＋Ｊ能なマイクロコシピユータを提供
することにある。 ［０００６］
コンピユータでは、１月ヒッｈ後のシステムクロックが
あ１）かしめ決められでおり（一般にメインクロック）
、ソフ１へウェア」１全ての処理をサブクロックで行っ
ている場合でも、メインクロックを必ず取付けなくては
ならず、そのための無駄な外付部品を取付けなければな
らないという問題点があった。 ［０００５］本発明の目的は、メインクロックが必要な
い場合は、メインクロック発振回路を取付なくとも動作
すること力（’（＋Ｊ能なマイクロコシピユータを提供
することにある。 ［０００６］
【課題を解決するだめの手段】本発明のマイクロコンピ
ュータは、複数の発振回路と前記発振回路からのクロッ
クでノＪウンｌ〜する複数のカウンタと前記カウンタの
うら最初にカウントアツプしたカウンタを判定する判定
回路を備えている。 ［ｏ ｏ ０７］
ュータは、複数の発振回路と前記発振回路からのクロッ
クでノＪウンｌ〜する複数のカウンタと前記カウンタの
うら最初にカウントアツプしたカウンタを判定する判定
回路を備えている。 ［ｏ ｏ ０７］
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例を示すブロック図である。 本実施例では、発振回路１と発振回路２はそれぞれ異な
る周波数で発振し、クロックＣＩ、Ｃ２をそれぞれ発生
ずる。 ［０００８］カウンタ３はリセット信号Ｒが入力すると
りセラ１〜され、発振回路１から供給されるクロック（
川の）Ｊウシ１〜を開始し、カラン１〜数が所定の値に
達してカラン１ヘアツブすると、カウントアツプ信号Ｕ
１を出力するカウンタ４はリセット信号ｒ＜が入力する
とリセッ１−され、発振回路２から供給されるクロック
Ｃ２のカラン１を開始し、カラン１〜数が所定の値に達
してカウントアツプするとカウントアツプ信号ｕＪ２を
出力する。 ［０００９］判定回路５はカンウンタ３からのカウント
アツプ信１１（月と、サウンダ４からのカウンＩ−ア・
ソゾ（号Ｕ ２とを入力し、先に入力したノノウン１−
アップ信号を出力した力ｔクシタに対応する光１辰回路
を判定し、この判定結果に応じた判定信号Ｊを出力する
。この判定信Ｑ Ｊによりリセッ１−後のシステムクロ
ックを決定する。 ［００１０３ここでクロックＣ１とクロックＣ２ては、
クロックＣ１の方が高い周波数とする。又、カウンタ：
１とカウンタ４は同一カラン１−イ直でカウントアツプ
するとする。 ［００］、 １１まず両方のクロックを使用する場合を
７′ｉ−、ｙ。 ると、ノＪウン１〜アップ信号Ｕ】が先に出力されるた
め、クロックＣ１がリセッ１−後のシステムクロックと
（−でｉＭ択される。次にソフ１へウェア」−１り［コ
ックＣ１を使用−７１−る処理が存在しない場合を考え
る。この場合、発振回路１は必要とし、ないためコスト
面などからＪ［ｌりばずじたい。発振回路１をとりはず
すと、カウンタ：３をカウニするクロックＣ１が発生し
ないため、カウンタ４が左（二カウン＋−アップしカウ
シｌ−アッーブ信弓Ｕ２によりリセ・・ノー後のシスデ
１、クロックをり［１ツクＯ２に切換える甲ができる。 ［００］ ２］図２に本実施例の動作を説明するための
ノｌイミジグチャ−１〜を示す。Ｃ１は発振回路１から
のツノ［−１ツク信号、Ｏ２は発振回路２からのグロッ
ク信号である。ここで、ＣＩはＣ２に比べて高い周波数
のグロブ７）とする。外部からリセット信号Ｒが入力さ
れると、力１“ノンタ３，４がカラン１へを開始し、周
波数の高いＣ１力鴨マくノＪウシト値に達するため、先
にＵｌがアクティブになる。 ［００１３１次に本発明の第２の実施例について説明４
−る。本実施例では、発振回路１ａ、発振回路２ａはぞ
わぞれ同じ周波数で発振しクロックＣ１，ａ、 Ｏ２ａ
を発生するとする。ここで）Ｊウンタ３ａとカンウンタ
４ａをＲなる段数のカシ「クンタで構成すればカンウタ
３ａと力γ゛ノンタａで段数の少ない方が先にカウント
アツプし、そのカンウンタに対応するクロックがシステ
ムクロックとして選択されることになる。 ［（）０１４］
。図１は本発明の一実施例を示すブロック図である。 本実施例では、発振回路１と発振回路２はそれぞれ異な
る周波数で発振し、クロックＣＩ、Ｃ２をそれぞれ発生
ずる。 ［０００８］カウンタ３はリセット信号Ｒが入力すると
りセラ１〜され、発振回路１から供給されるクロック（
川の）Ｊウシ１〜を開始し、カラン１〜数が所定の値に
達してカラン１ヘアツブすると、カウントアツプ信号Ｕ
１を出力するカウンタ４はリセット信号ｒ＜が入力する
とリセッ１−され、発振回路２から供給されるクロック
Ｃ２のカラン１を開始し、カラン１〜数が所定の値に達
してカウントアツプするとカウントアツプ信号ｕＪ２を
出力する。 ［０００９］判定回路５はカンウンタ３からのカウント
アツプ信１１（月と、サウンダ４からのカウンＩ−ア・
ソゾ（号Ｕ ２とを入力し、先に入力したノノウン１−
アップ信号を出力した力ｔクシタに対応する光１辰回路
を判定し、この判定結果に応じた判定信号Ｊを出力する
。この判定信Ｑ Ｊによりリセッ１−後のシステムクロ
ックを決定する。 ［００１０３ここでクロックＣ１とクロックＣ２ては、
クロックＣ１の方が高い周波数とする。又、カウンタ：
１とカウンタ４は同一カラン１−イ直でカウントアツプ
するとする。 ［００］、 １１まず両方のクロックを使用する場合を
７′ｉ−、ｙ。 ると、ノＪウン１〜アップ信号Ｕ】が先に出力されるた
め、クロックＣ１がリセッ１−後のシステムクロックと
（−でｉＭ択される。次にソフ１へウェア」−１り［コ
ックＣ１を使用−７１−る処理が存在しない場合を考え
る。この場合、発振回路１は必要とし、ないためコスト
面などからＪ［ｌりばずじたい。発振回路１をとりはず
すと、カウンタ：３をカウニするクロックＣ１が発生し
ないため、カウンタ４が左（二カウン＋−アップしカウ
シｌ−アッーブ信弓Ｕ２によりリセ・・ノー後のシスデ
１、クロックをり［１ツクＯ２に切換える甲ができる。 ［００］ ２］図２に本実施例の動作を説明するための
ノｌイミジグチャ−１〜を示す。Ｃ１は発振回路１から
のツノ［−１ツク信号、Ｏ２は発振回路２からのグロッ
ク信号である。ここで、ＣＩはＣ２に比べて高い周波数
のグロブ７）とする。外部からリセット信号Ｒが入力さ
れると、力１“ノンタ３，４がカラン１へを開始し、周
波数の高いＣ１力鴨マくノＪウシト値に達するため、先
にＵｌがアクティブになる。 ［００１３１次に本発明の第２の実施例について説明４
−る。本実施例では、発振回路１ａ、発振回路２ａはぞ
わぞれ同じ周波数で発振しクロックＣ１，ａ、 Ｏ２ａ
を発生するとする。ここで）Ｊウンタ３ａとカンウンタ
４ａをＲなる段数のカシ「クンタで構成すればカンウタ
３ａと力γ゛ノンタａで段数の少ない方が先にカウント
アツプし、そのカンウンタに対応するクロックがシステ
ムクロックとして選択されることになる。 ［（）０１４］
【発明の効果】以上説明したように本発明は、２系統以
」二のクロックを持つマイクロコンピュータにおいて、
各クロック系毎にカウンタを用意しそれでわのクロック
で力「クンｌ〜を行い一番最初にカウントアツプしたり
［］ッグをリセット後のシステムクロックとする様にし
たので、もし応用上、まったく使用しないクロック系が
発生した場合、そのクロックがたとえメインクロックで
あっても取りはずす事ができ、外付部品の削減ができる
という効果を有する。
」二のクロックを持つマイクロコンピュータにおいて、
各クロック系毎にカウンタを用意しそれでわのクロック
で力「クンｌ〜を行い一番最初にカウントアツプしたり
［］ッグをリセット後のシステムクロックとする様にし
たので、もし応用上、まったく使用しないクロック系が
発生した場合、そのクロックがたとえメインクロックで
あっても取りはずす事ができ、外付部品の削減ができる
という効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】図１のタイミングチャートである。
【図３】従来例のブロック図である。
１、 ２． ｌａ、 ２ａ、 １０． １１
発振回路３、 ４． ３ａ、 ４ａ カウンタ
５．５ａ 判定回路 １２ 切換回路
発振回路３、 ４． ３ａ、 ４ａ カウンタ
５．５ａ 判定回路 １２ 切換回路
Claims (1)
- 【請求項１】リセット信号によりリセットされ入力され
たクロックをカウントする複数のカウンタと、前記複数
のカウンタのうち最初にカウントアップしたカウンタを
判定する判定回路とを有する事を特徴とするマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90400146A JPH04209020A (ja) | 1990-12-03 | 1990-12-03 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90400146A JPH04209020A (ja) | 1990-12-03 | 1990-12-03 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04209020A true JPH04209020A (ja) | 1992-07-30 |
Family
ID=18510062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP90400146A Pending JPH04209020A (ja) | 1990-12-03 | 1990-12-03 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04209020A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764668A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Motorola Ltd | クロックジェネレータ |
| JPH0887344A (ja) * | 1994-09-19 | 1996-04-02 | Nec Corp | クロック発生装置 |
| JPH09282045A (ja) * | 1996-04-12 | 1997-10-31 | Nec Corp | 多重化クロック分配方式 |
| JP2002341960A (ja) * | 2001-05-10 | 2002-11-29 | Ge Medical Systems Global Technology Co Llc | クロック信号の選択出力方法および選択出力回路 |
-
1990
- 1990-12-03 JP JP90400146A patent/JPH04209020A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764668A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Motorola Ltd | クロックジェネレータ |
| JPH0887344A (ja) * | 1994-09-19 | 1996-04-02 | Nec Corp | クロック発生装置 |
| JPH09282045A (ja) * | 1996-04-12 | 1997-10-31 | Nec Corp | 多重化クロック分配方式 |
| JP2002341960A (ja) * | 2001-05-10 | 2002-11-29 | Ge Medical Systems Global Technology Co Llc | クロック信号の選択出力方法および選択出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04223511A (ja) | マイクロコンピュ−タ | |
| US5355397A (en) | Clock start up stabilization for computer systems | |
| JPH04209020A (ja) | マイクロコンピュータ | |
| US6222900B1 (en) | Counter device | |
| JPH06348507A (ja) | マイクロコンピュータ | |
| JPH06244739A (ja) | マルチプレクサ回路 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| US6885714B1 (en) | Independently roving range control | |
| KR100190856B1 (ko) | Gpio보드의 내부클럭 분주제어방법 | |
| JPH06187065A (ja) | クロック切換回路 | |
| JPH04145510A (ja) | シングルチップマイクロコンピュータ | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH11298460A (ja) | クロック切替回路 | |
| JP2000311027A (ja) | 割込み処理回路 | |
| JPH0580089A (ja) | タイマ装置 | |
| JPH04192037A (ja) | 半導体集積回路 | |
| JPH0512461A (ja) | クロツク供給回路 | |
| JPS58115513A (ja) | 周波数可変型マイクロコンピユ−タ | |
| JPH0784669A (ja) | マイクロプロセッサ装置から供給される制御信号の発生時点を決定するための回路装置 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JPH0786923A (ja) | 分周回路 | |
| JPH0553676A (ja) | 半導体装置 | |
| JP2000231487A (ja) | デジタル信号処理回路 | |
| JPH01189749A (ja) | 割込み制御方法 |