JPH04145510A

JPH04145510A - シングルチップマイクロコンピュータ

Info

Publication number: JPH04145510A
Application number: JP2268948A
Authority: JP
Inventors: Hiroaki Andou; 安藤　洋章; Toshinori Tamura; 田村　俊則
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-10-05
Filing date: 1990-10-05
Publication date: 1992-05-19
Anticipated expiration: 2013-04-08
Also published as: JP2738141B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、シングルチップマイクロコンピュータに関し
、特に時計用のタイマを内蔵するシングルチップマイク
ロコンピュータに関する。

〔従来の技術〕

現在、多くの家電製品において、システムコントローラ
として、４／８ビツト・シングルチップマイクロコンピ
ュータが用いられている。これら家電製品では、エアコ
ン、ＶＴＲ，ビデオカメラ、電子炊飯器等種類を問わず
タイマ予約機能を内蔵する製品が増加している。そのた
め、シングルチップマイクロコンピュータにおいては、
時計用のタイマを内蔵する機種が多い。

従来、シングルチップマイクロコンピュータに内蔵する
時計用のタイマは、応用製品においてタイマ予約機能を
実現するために、タイマとタイマのオーバフローによっ
てセットするフラグにより構成し、１秒を計数するため
に０．５秒毎の時間間隔でフラグをセットする機能を有
している。

従来の時計用のタイマを内蔵するシングルチップマイク
ロコンピュータの構成及び動作についてタイマブロック
を中心に第４図を用いて説明する。第４図は従来の時計
用のタイマを内蔵するシングルチップマイクロコンピュ
ータを示すブロック図である。時計用のタイマを内蔵す
るシングルチップマイクロコンピュータ３００は、端子
４００と、端子４０１と、タロツク発生回路３４０と、
中央処理装置３２０（以下ＣＰＵと記す）と１．内部デ
ータバス３３０と、メモリ３１０と、タイマブロック３
５０と９割込みコントローラ３９０とにより構成される
。

内部データバス３３０は、メモリ３１０と、タイマブロ
ック３５０と１割込みコントローラ３９０をｃＰＵ３２
０に接続するアドレス・データバスである。クロック発
生回路３４０は、端子４００と端子４０１に入力する信
号からクロック信号３４１を生成し、動作クロックとし
てＣＰＵ３２０と、メモリ３１０と、タイ、マブロック
３５０と１割込みコントローラ３９０に対し供給する。

メモリ３１０は、ＣＰＵ３２０が実行するプログラムを
格納する。割込みコントローラ３９０は、割込み要求信
号３９１を出力しＣＰＵ３２０に対して割込み処理の起
動を要求する。ＣＰＵ３２０は、メモリ３１０に格納し
た命令を、内部データバス３３０を介して取り込んで実
行することにより、シングルチップマイクロコンピュー
タ３００を制御する。

またＣＰＵ３２０は割込みコントローラ３９０が、発生
する割込み要求を受は付けると実行中の命令処理終了後
、割込み処理を起動すると同時に割込みコントローラ３
９０に割込み受付は信号３９２を出力する。

タイマブロック３５０は、イネーブルフラグ３６０とｉ
ビット（（は自然数）タイマ３７０とオーバフローフラ
グ３８０とにより構成する。βビットタイマ３７０は、
クロック信号３４１を入力としてアップカウント動作し
、オーバフローによりオーバフロー信号３７１をオーバ
フローフラグ３８０に対して出力する。

オーバフローフラグ３８０は、内部データバス３３０を
介してＣＰＵ３２０に接続されオーバフロー信号３７１
が“１°′となることにより“１パにセットするフラグ
である。イネーブルフラグ３６０は、１ビツトタイマ３
７０のカウント動作を制御するフラグである。

イネーブルフラグ３６０が“′１″の時、出力信号３６
１は″１”となり、０“′の時出力信号３６１は“０パ
となる。出力信号３６１が“１″の時、βビットタイマ
３７０は、カウント動作を開始し、０”の時βビットタ
イマ３７０は初期化されカウント動作を停止する。

次にタイマブロック３５０の時計動作について説明する
。まずカウント動作を述べる。ＣＰＵ３２０は、命令に
より１ビツトタイマ３７０のイネーブルフラグ３６０に
°゛１゛′を設定する。従って、出力信号３６１は′１
°゛となり（ビットタイマ３７０がカウント動作号開始
する。ρビ・・ノドタイマ３８０は、オーバフローによ
りオーバフロー信号３７１を出力し、オーバフローフラ
グ３８０を゛１パにセットする。

ＣＰＵ３２０は、命令により内部データバス３３０を介
してオーバフローフラグ３８０の値を読み込んでテスト
し、オーバフローフラグ３８０が′″１゛′の時“Ｏｏ
ｏにクリアし、時間のカウント処理を行なう。このため
、βビットタイマ３７０のオーバフロー時間を短かくし
過ぎると、フラグのテスト命令の頻度が高くなり、ＣＰ
Ｕ３２０の処理効率は著しく低下する。また、時計用の
タイマでは１秒をカウントするためオーバフロー時間を
０．５秒より長くできない。従って、通常オーバフロー
時間は、０．５秒でありβビットタイマ３７０のビット
数とクロック信号３４１の周波数の組み合せにより設定
する。

次にカウント動作の停止について述べる。ＣＰＵ３２０
は、命令により、ｊビットタイマ３７０のイネーブルフ
ラグ３６０に“０”を設定する。

出力信号３６１はパ０“となりｐビットタイマ３７０は
、“Ｏ”に初期化されカウント動作を停止する。

従って、再びイネーブルフラグ３６０に“１′。

を設定することにより時間合わせが可能である。

〔発明が解決しようとする課題〕

上述した従来の時計用のタイマを内蔵するシングルチッ
プマイクロコンピュータは、タイマブロックをβビット
タイマとイネーブルフラグにより構成し、時計用のタイ
マの機能として時間合わせ動作を行なうためにイネーブ
ルフラグを“Ｏ″に設定するとβビットタイマがカウン
ト動作を停止してしまうので、時計用タイマとしてしか
動作せず、インターバルタイマとして兼用できないとい
う欠点がある。

本発明の目的は、時計用タイマとインターバルタイマを
兼用できるシングルチップマイクロコンピュータを提供
することにある。

〔課題を解決するための手段〕

本発明のシングルチップマイクロコンピュータは、中央
処理装置と、割込みコントローラと、ｍビット（ｍは自
然数）からなる第１のタイマと、前記第１のタイマのカ
ウント動作を制御する第１のイネーブルフラグと、ｎビ
ット（ｎは自然数〉からなる第２のタイマと、前記第２
のタイマのカウント動作を制御する第２のイネーブルフ
ラグと、前記第１のイネーブルフラグにより前記第１の
タイマのカウント動作を制御し前記第２のイネーブルフ
ラグにより前記第２のタイマのカウント動作を制御する
手段を有することを特徴とする。

すなわち、βビットタイマをｍビットタイマ（ｍは自然
数かつｍ＜ρ）とｎビットタイマ（ｎは自然数かつｎ＜
！２　）で構成し、（ここで４＝ｍ±ｎ）ｍビットタイ
マを制御するイネーブルフラグと、ｎビットタイマを制
御するイネーブルフラグを有し、ｍビットタイマのカウ
ント動作中に、ｎビットタイマのみのカウント動作を制
御できる機能を有するため、時計用のタイマを時計用の
タイマとインターバルタイマとして兼用できかつ、同時
に動作できる、更にｍビットタイマを制御するイネーブルフラグの前設
定値を記憶し、記憶した前設定値と現在の設定値から、
ｍビットタイマのカウント動作を制御するタイマ制御回
路を付加することにより、ｍビットタイマのみをパ０”
クリアすると同時に再起動できるため、時計用のタイマ
を時計用のタイマとインターバルタイマとして同時に動
作中に、インターバルタイマのみを再起動できる。

〔実施例〕

第１図は本発明の第１の実施例を示すブロック図である
。第１の実施例の時計用のタイマを内蔵するシングルチ
ップマイクロコンピュータについて第１図を参照し、構
成及び動作を説明する。

本実施例の時計用のタイマを内蔵するシングルチップマ
イクロコンピュータは、内蔵する時計用のタイマをイン
ターバルタイマとして兼用して同時に動作する構成とな
っている。すなわち、タイマブロック１００のｍビット
タイマ１４０と、ｎビットタイマ１５０と、セレクタ１
６０と、イネーブルフラグ１１０と、イネーブルフラグ
１２０と１選択フラグ１３０と７割込みコントローラに
要求フラグ１７１とマスクフラグ１７２を付加したこと
が第４図に示す従来例との差異である。従って、従来例
と同一な構成要素の説明は省略し、相違点のみを中心に
説明する。

第１の実施例のタイマブロック１００は、内部データバ
ス３３０を介して、ＣＰＵ３２０に接続される。タイマ
ブロック１００は、イネーブルフラグ１１０とイネーブ
ルフラグ１２０と選択フラグ１３０とｍビットタイマ１
４０と゛ｎビットタイマ１５０とセレクタ１６０により
構成する。

イネーブルフラグ１１０は、ｍビットタイマ１４０のカ
ウント動作を指定するフラグである。イネーブルフラグ
１１０が′１゛′の時、出力信号１１１は“１″となり
、“Ｏ”の時圧力信号１１１は°“０パとなる。ｍビッ
トタイマ１４０は、出力信号１１１が“１”の時、クロ
ック信号２４１を入力としてアップカンラント動作しオ
ーバフローによりオーバフロー信号１４１をｎビットタ
イマ１５０に対して出力し、出力信号１１１が“０“の
時、ｍビットタイマ１４０を′０゛に初期化して停止す
る。

分周信号１４２は、ｍビットタイマ１４０のＸビット段
（Ｘは自然数）の出力信号であり、分周信号１４３は、
ｍビットタイマ１４０のＸビット段（ｙは自然数）の出
力信号である。ここではｙ＜ｘ＜ｍとする。ｍビットタ
イマ１４０は、分周信号１４２と分周信号１４３をセレ
クタ１６０に対して出力する。

イネーブルフラグ１２０は、ｎビットタイマ１５０のカ
ウント動作を指定するフラグである。イネーブルフラグ
１２０が“１′の時、出力信号１２１は°′１′となり
、°○゛′の時出力信号１２１は“′０”となる。

ｎビットタイマ１５０は、出力信号１２１が”　１　”
の時、オーバフロー信号１４１を入力としてアップカウ
ント動作し、オーバフローによりオーバフロー信号１５
１をオーバフローフラグ３８０に対して出力し、出力信
号１２１が“０″の時、ｎビットタイマ１５０を“０′
′に初期化して停止する。

選択フラグ１３０は、分周信号１４２か分周信号１４３
の選択を指定するフラグである。選択フラグ１３０が１
′の時、出力信号１３１は”　１　”となり、“°０″
の時出力信号１３１は“Ｏ′”となる。選択フラグ１３
０は出力信号１３１をセレクタ１６０に対して出力する
。

セレクタ１６０は出力信号１３１が０°“の時分周信号
１４２を選択し”　１　”の時分周信号１４３を選択し
、出力信号１６１として割込みコントローラ１７０に対
して出力する。

割込みコントローラ１７０の要求フラグ１７１は、出力
信号１６１が“１パの時“°１″にセットされ、ＣＰＵ
３２０が出力する割込み受付は信号３９２が“１“の時
“Ｏ″にクリアするフラグである。マスクフラグ１７２
は、割込み要求信号３９１のＣＰＵ３２０に対する出力
動作の許可フラグであり、命令により設定し、“０”の
時出力を許可し′１′の時出力を禁止する。

次に、第１の実施例のタイマブロック１００の動作につ
いて第２図を参照して説明する。第２図はイネーブルフ
ラグ１１０とイネーブルフラグ１２０の設定値による、
ｍビットタイマ１４０とｎビットタイマ１５０の動作状
態を示す図である。

ＣＰＵ３２０は命令により、内部データバス３３０を介
してタイマブロック１００のオーバフローフラグ３８０
と９割込みコントローラ１７０の要求フラグ１７１とマ
スクフラグ１７２に各々“０′°を書き込んで初期状態
を設定する。

次にＣＰＵ３２０は、命令により内部データバス３３０
を介して、タイマブロック１００のイネーブルフラグ１
１０とイネーブルフラグ１２０に各々パ１”を１選択フ
ラグ１３０に“Ｏ”を設定する。出力信号１１１が“′
１”となることによりｍビットタイマ１４０は、カウン
ト動作を開始し、出力信号１２１が“１”となることに
よりｎビットタイマ１５０は、カウント動作を開始し、
出力信号１２１が“１”となることによりｎビットタイ
マ１５０は、カウント動作を開始する。ｍビットタイマ
１４０は、クロック信号３４１を入力し、Ｘビット段よ
り分周信号１４３を出力し、Ｘビット段より分周信号１
４２を出力する。

出力信号１３１が”０”であることにより、セレクタ１
６０は分周信号１４２を選択する。セレクタ１６０は分
周信号１４２登出力信号１６１として割込みコントロー
ラ１７０に対して出力する。分周信号１４２は“１”と
なることにより要求フラグ１７１を１”にセットする。

割込みコントローラ１７０は、マスクフラグ１７２が“
Ｏ′°であることにより、割込み要求信号３９１をＣＰ
Ｕ３２０に対して出力する。ＣＰＵ３２０は、割込み要
求を受は付けると現在実行中の命令を終了後、命令実行
を中断して、割込み処理を起動すると同時に割込み受付
は信号３９２を“ｌ”にして割込みコントローラ１７０
に対し出力する。

ＣＰＵ３２０は割込み受付は信号３９２を“１とするこ
とにより、要求フラグ１７１を“０パにクリアする。従
って、タイマブロック１００はクロック信号３４１の２
Ｘ分周時間間隔毎にＣＰＵ３２０に対して割込み要求信
号３９１を発生するインターバルタイマとして動作する
。ｍビットタイマ１４０はクロック信号３４１を入力と
してアップカウント動作し、オーバフローによりオーバ
フロー信号１４１を発生する。

ｎビットタイマ１５０は、オーバフロー信号１４１を入
力としてアップカウント動作し、オーパフ、ロー信号１
４１の２″分周時間間隔毎にオーバフロー信号１５１を
′１″にする。オーバフロー信号１５１は“１”となる
ことにより、オーバフローフラグ３８０を“ｌ”にセッ
トする。すなわち、オーバフローフラグ３８０は、クロ
ック信号３４１の２ＬＩｌ＋ｆｌゝ分周時間間隔毎に”
　１　”になる。

ＣＰＵ３２０は命令により、内部データバス３３０を介
してオーバフローフラグ３８０のフラグ値を読みこむ。

オーバフローフラグ３８０が“１パの時、オーバフロー
フラグ３８０を“０″にクリアすると同時に、ソフトウ
ェアでカウント動作を行なう。

タイマブロック１００は、クロック信号２４１、の２　
＋ｍｈｏ１分周時間分周時間間隔−バフローフラグ３８
０を“１”にセットすることにより時計用のタイマとし
て動作する。従って、タイマブロック１００は、インタ
ーバルタイマかつ時計用のタイマとして同時に動作する
。

時計用のタイマは、時間合わせ動作を行う必要があるた
め、インターバルタイマが動作中であっても、カウント
動作を制御できなければならない。

次にタイマブロックｌＯＯの時計用のタイマの時間合わ
せ動作について述べる。ＣＰＵ３２０は、命令により内
部データバス３３０を介してイネーブルフラグ１２０に
“０″を設定する。

出力信号１２１が“０”となることにより第２図に示す
ようにｎビットタイマ１５０のみを“０”に初期化して
カウント動作を停止する。ｍビットタイマ１４０はカウ
ント動作を継続するためインターバルタイマとしての動
作は継続する。

ＣＰＵ３２０は、命令により内部データバス３３０を介
してイネーブルフラグ１２０に“１゛′を設定する。

ｎビットタイマ１５０は、イネーブルフラグ１２０が設
定された後、最初に発生するオーバフロー信号１４１よ
りカウント動作を開始し、時計用のタイマとしての動作
を再開する。ここで時計用のタイマはイネーブルフラグ
１２０を設定してから、ｎビットタイマ１５０が最初に
カウント動作を開始するまでに最大で＋２”／（クロッ
ク信号３４１の周波数））で表される誤差時間を生じる
。

通常、オーバフローフラグ３８０をセットするカウント
時間間隔は＋　２　””）　／　（クロック信号３４１
の周波数））＝０．５（秒）と長いため、ｍビットタイ
マ１４０とｎビットタイマ１５０のビット比（ｍｕｍ）
を（２”／（クロック信号３４１の周波数））　＜　（
２’″１＋ａｌ　／　（クロック信号３４１の周波数）
）となるように構成することにより、誤差時間は、１秒
より充分短時間にできる。従ってタイマブロック１００
を時計用のタイマとして動作させた場合の時間合わせ精
度を実用上、支障のろい程度に抑えることが容易である
。

例えば、クロック信号３４１の周波数を４１９４３０４
ＭＨｚとし、ビット比（ｍ：ｎ）＝１８＝３とした場合
でも、誤差時間は０．０６２５秒であり、カウント時間
（０，５秒）に比較して１桁小さい。

従ってタイマブロック１００はインターバルタイマとし
て動作中に同時に時計用のタイマとしての動作が可能で
ある。

第３図は、本発明の第２の実施例を示すブロック図であ
る。第２の実施例の時計用のタイマを内蔵するシングル
チップマイクロコンピュータについて第３図と参照し、
構成及び動作を説明する。

第２の実施例の時計用のタイマを内蔵するシングルチッ
プマイクロコンピュータは、第１の実施例に対して、時
計用のタイマの動作中に時計用のタイマ動作に支障を与
えることなくインターバルタイマを再起動できることが
特徴である。

本実施例は第１の実施例に対して、タイマ制御回路２１
０を付加したことが異なる。従って、相違点のみを説明
する６まず第２の実施例の構成を説明する。第２の実施例のタ
イマブロック２００は、内部データバス３３０を介して
ＣＰＵ３２０に接続される。

タイマ制御回路２１０は、出力信号１１１を入力とし、
イネーブルフラグ１１０の前設定値を記憶し、記憶した
前設定値の出力信号１１１の値により、ｍビットタイマ
１４０の動作を制御する出力信号２１１を出力する。

タイマ制御回路２１０は、前設定値にかかわつらず出力
信号１１１が“Ｏ”の時、出力信号２１１として”　ｏ
　”を出力し、前設定値が′Ｏ°′で出力信号１１１が
１′°の時、出力信号２１１として“１″を出力し、前
設定値が１”で出力信号１１１が”　１　”の時、出力
信号２１１として、ｍビットタイマ１４０を“Ｏ”に初
期化するために最小限必要な時間幅の“０″を出力し後
、再び“１“′を出力する。

次に、第２の実施例のタイマブロック２００の動作につ
いて第３図を参照し説明する。オーバフローフラグ３８
０と、要求フラグ１７１と、マスクフラグ１７２に対す
る初期状態の設定とイネーブルフラグ１１０と、イネー
ブルフラグ１２０と１選択フラグ１３０の設定は、第１
の実施例と同一とする。

タイマ制御回路２１０は、記憶値が“０゛°で出力信号
１１１が“１′′となることにより、出力信号２１１を
“１°“としてｍビットタイマ１４０に対し出力する。

ｍビットタイマ１４０は、出力信号２１１が°“１”と
なることにより、カウント動作を開始し、タイマブロッ
ク２００は、クロック信号３４１の２Ｘ分周時間間隔毎
に、ＣＰＵ３２０に対して割込み処理の起動を要求する
インターバルタイマとして動作する。同時に、タイマブ
ロック２００はｎビットタイマ１５０のカウント動作に
よりクロック信号３４１の２Ｌ″″＋１分周時間間隔毎
にオーバフローフラグ３８０を°゛１１パットすること
により時計用のタイマとして動作する。

次にタイマブロック２００のインターバルタイマの再起
動の動作について説明する。ＣＰＵ３２０は命令を実行
し、内部データバス３３０を介してイネーブルフラグ１
１０に“１′°を設定する。

タイマ制御回路２１０は、記憶値が“′１”で、出力信
号１１１が１”となることにより、ｍビットタイマ１４
０のみを“０パに初期化して再起動する。ｎビットタイ
マ１５０は、カウント動作を継続するが、ｍビットタイ
マ１４０を再起動すると最大で（ｍビットタイマ１４０
の初期化時間）＋（ｍビットタイマ１４０のオーバフロ
ー時間）：誤差時間分の遅れ時間を生じる。

ここで、ｍビットタイマ１４０とｎビットタイマ１５０
のビット比（ｍａｎ）を誤差時間（０，５（秒）となる
ように構成すると、誤差時間は１秒比較して充分短時間
であるため、時計用のタイマの精度として実用上支障の
ない値となる。

従ってタイマブロック３００は、時計用のタイマ及びイ
ンターバルタイマとして同時に動作中に、時計用のタイ
マ動作に支障を与えることなくインターバルタイマのみ
３再起動できる。

〔発明の効果〕

以上説明したように、本発明は時計用のタイマを内蔵す
るシングルチップマイクロコンピュータにおいて、タイ
マブロックを、ｍビットタイマと、ｎビットタイマと７
ｍビットタイマのカウント動作を制御するイネーブルフ
ラグと、ｎビットタイマのカウント動作を制御するイネ
ーブルフラグで構成し、ｍビットタイマがカウント動作
中にｎビットタイマのみのカウント動作の制御を可能と
することにより、時計用のタイマのタイマブロックを時
計用のタイマと、インターバルタイマとして兼用し、且
つ同時に動作できる効果がある。

更にｍビットタイマのイネーブルフラグの設定値と、前
設定値よりカウント動作を制御するタイマ制御回路を付
加し、ｍビットタイマのみを“Ｏ”に初期化すると同時
に再起動できることにより時計用のタイマを時計用のタ
イマとインターパルタイマとして同時に動作中に時計用
のタイマ動作に支障を与えることなく、インターバルタ
イマのみを再起動できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の時計用タイマを内蔵す
るシングルチップマイクロコンピュータのブロック図、
第２図は本発明の第１の実施例の動作を示す図、第３図
は本発明の第２の実施例の時計用タイマを内蔵するシン
グルチップマイクロコンピュータのブロック図、第４図
は従来の時計用タイマを内蔵するシングルチップマイク
ロコンピュータのブロック図である。１００・・・タイマブロック、１１０・・・イネーブル
フラグ、１１１・・・出力信号、１２０・・・イネーブ
ルフラグ、１２１・・・出力信号、１３０・・・選択フ
ラグ、１３１・・出力信号、１４０・・・ｍビットタイ
マ、１４１・・・オーバフロー信号、１４２，１４３・
・・分周信号、１５０・・・ｎビットタイマ、１５１・
・・オーバフロー信号、１６０・・・セレクタ、１６１
・・・出力信号、１７０・・・割込みコントローラ、１
７１・・・要求フラグ、１７２・・・マスクフラグ、２
００・・・タイマブロック、２１０・・・タイマ制御回
路、２１１・・・出力信号、３００・・・シングルチッ
プマイクロコンピュータ、３１０・・・メモリ、３２０
・・・中央処理装置、３３０・・・内部データバス、３
４０・・・クロック発生回路、３４１・・・クロック信
号、３５０・・タイマブロック、３６０・・・イネーブ
ルフラグ、３６１・・・出力信号、３７０・・・βビッ
トタイマ、３７１・・・オーバフロー信号、３８０・・
・オーバフローフラグ、３９０・・・割込みコントロー
ラ、３９１・・・割込み要求信号、３９２・・・割込み
受付は信号、４００．４０１・・・端子。

Claims

【特許請求の範囲】１、中央処理装置と、割込みコントローラと、ｍビット
（ｍは自然数）からなる第１のタイマと、前記第１のタ
イマのカウント動作を制御する第１のイネーブルフラグ
と、ｎビット（ｎは自然数）からなる第２のタイマと、
前記第２のタイマのカウント動作を制御する第２のイネ
ーブルフラグと、前記第１のイネーブルフラグにより前
記第１のタイマのカウント動作を制御し前記第２のイネ
ーブルフラグにより前記第２のタイマのカウント動作を
制御する手段を有することを特徴とするシングルチップ
マイクロコンピュータ。２、前記第１のイネーブルフラグの値により前記第１の
タイマのカウント動作を制御するタイマ制御回路と、命
令により前記第１のイネーブルフラグに設定したデータ
結果により前記タイマ制御回路が前記第１のタイマを“
０”にクリア後再起動させる手段とを有することを特徴
とする請求項１記載のシングルチップマイクロコンピュ
ータ。