JPH04205118A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、論理ＬＳＩの制御技術さらにはマイクロコン
ピュータおよびそれを含むシステムＬＳ■のリセット方
式に適用して特に有効な技術に関し、例えば複数の機能
モジュールにより構成されるＡＳＩＣマイクロコンピュ
ータシステムＬＳＩに利用して有効な技術に関する。

［従来の技術］ 従来、ＣＰＵ　（マイクロプロセッサ）やＤＭＡコント
ローラ、タイマ、シリアルＩ１０インタフェース等から
なるシングルチップマイコンにおいては、各機能回路毎
に設けられたコントロールレジスタ内にリセットビット
が設けられ、このリセットビットに′１′″を立てるこ
とにより各機能回路毎にリセットをかけることができる
ようにされているものがある。また、上記リセットビッ
トによる機能回路毎のリセットの他に、チップ全体にリ
セットをかけるためのリセットビンも設けられていた（
■日立製作所、昭和６３年７月発行、「ＨＤ６４１８０
Ｓ　　ユーザーズマニュアル」第５２頁〜第５４頁、第
１３８頁〜第１４１頁参照）。

［発明が解決しようとする課題］ しかしながら、上記従来のシングルチップマイコンにあ
っては、ＣＰじやタイマのみを選択的にリセットさせる
ようなことができず、ＣＰＵやタイマをリセットさせる
にはリセットビンを使用せざるを得ないため、チップ全
体がリセットされてしまい、使い勝手が悪いという問題
点があった。

なお、ＣＰＵやタイマを単独でリセットできるようにす
る方法としては、ＤＭＡコントローラやシリアルＩ１０
インタフェースと同様にそれぞれリセットビットを有す
るコントロールレジスタを設けるという方法が考えられ
る。

しかし、この方法だと、各機能回路毎にリセットをかけ
るという当初の目標は達成できるが、複数の機能回路に
同時にリセットをかけることはできないという新たな問
題が発生する。

本発明の目的は、複数の機能回路からなるシステムＬＳ
Ｉにおいて、各機能回路ごとおよび所望の複数の機能回
路に対して選択的にリセットをかけることができるよう
な制御技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、複数の機能回路からなるシステムＬＳＩのチ
ップ制御部に、上記各機能回路に一対一で対応されたビ
ットからなるリセット制御レジスタを設けるとともに、
このレジスタのうち′１″が書き込まれたビットに対応
する機能回路に対してリセット信号を発生させるように
したものである。

また、望ましくは上記リセット制御レジスタは内部バス
に接続させて、全ビットに対する同時書込みが行なえる
ように構成する。

さらに、上記リセット制御レジスタの他に、リセット制
御レジスタの設定内容を有効にするか否か指定するビッ
トを有するコマンドレジスタを設けるか、あるいは既存
のコントロールレジスタの空きビットを利用して、上記
リセット制御レジスタの内容に基づくリセットの実行を
起動させるようにしてもよい。

［作用］ 上記した手段によれば、リセット制御レジスタのうちリ
セットをかけたい機能回路に対応されたビットにＬＬ　
Ｉ　ＩＩを書き込むことにより、単独はもちろん任意の
複数の機能回路を同時にリセットさせることができる。

また、リセット制御レジスタをバスに接続されておけば
、１回の書込みで複数の機能回路へのリセットの指示を
与えることができる。

さらに、リセット制御レジスタの他にコマンドレジスタ
を設けてやると、リセットさせたい回路が固定している
ような場合にいちいちリセット制御レジスタへの書込み
を行なわずにコマンドレジスタへのコマンド設定のみで
リセットかけることができるようになり、実行速度が速
くなる。

［実施例コ 第１図は本発明をＡＳＩＧマイコンに適用した場合の一
実施例を表わす。

特に制限されないが、図中鎖線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

第１図において、１はチップ制御部、２はＣＰＵコア、
３は第１タイマ、４は第２タイマ、５はシリアルＩ１０
インタフェース、６は第１　ＤＭＡコントローラ、７は
第２ＤＭＡコントローラである。このように実施例のマ
イクロコントローラは７つのモジュール（機能回路）か
ら構成されており、各モジュール１〜７は内部バス８を
介してＩ１０ポート９に接続されている。つまり、各モ
ジュール１〜７内の各コントロールレジスタに対する設
定はバス８を介して行なうように構成されている。そし
て、この実施例ではチップ制御部１内に第２図（Ａ）に
示すようなビット構成のりセット制御レジスタ１１と第
２図（Ｂ）に示すようなビット構成のコマンドレジスタ
１２とが設けられている。

さらに、この実施例では、外部リセット端子２１と割込
み入力端子２２とが設けられており、チップ制御部１は
内部リセット信号の発生や割込み制御機能を備えている
。

なお、２３はシリアル通信用送受信端子である。

上記マイコンは、外部リセット端子２１を一定期間アク
チイブ（普通はＬＯＷ入力する）にすると、チップ制御
部】によって全モジュール２〜７内のレジスタ等が初期
化される。それからＣＰＵ２が、外部のプログラムメモ
リからの命令を読み込むことによりシステムがスタート
する。

このようなシステム動作中に、例えば、シリアルＩ１０
インタフェース５やＤＭＡコントローラ６．７の動作モ
ードを変更したい場合がある。例えばシリアル送信のビ
ットレートを変更したり、ＤＭＡ転送モードをメモリー
メモリ間転送からｌ１０−メモリ間転送に変更する場合
等がこれにあたる。具体的には、シリアル１／○インタ
フエース５やＤＭＡコントローラ６．７は内部に複数の
コントロールレジスタを持っており、これらのコントロ
ールレジスタへの設定を行なうことにより所定のモード
に従った動作が開始される。

また、あるモードで動作中に他のモードに切替えるには
、シリアルＩ１０インタフェース５やＤＭＡコントロー
ラ６．７の動作を一度停止させ、その上で、内部レジス
タに設定をやり直す必要がある。この時、切替え前には
設定していたが切替後にはリセット時の初期値をそのま
ま使えるレジスタが多数ある場合には、いちいちそれら
を設定し直すよりも、シリアルＩ１０インタフェース５
やＤＭＡコントローラ６．７そのものにリセットをかけ
てしまった方が便利であることが多い。

また、モジュールによっては、途中でモードを変えると
、内部状態が保存されてしまうために、正常な動作が行
なわれなくなるものがある。このようなモジュールでは
モード変更の際に必ずリセットをかけてやる必要がある
。

本実施例のＡＳＩＣマイコンでは上記のような場合、内
部のいずれかのモジュールに対して単独であるいは複数
のモジュールに対して同時にリセットをかけることが可
能である。

次にその選択的リセット動作について説明する。

本実施例では、先ずチップ制御部ｌに設けられたリセッ
ト制御レジスタ１１に書込みを行なって、リセットした
いモジュールを設定してからコマンドレジスタ１２に対
してリセットコマンドを発行することにより、設定され
たモジュールに対するリセット信号ＲＯ−Ｒ５がチップ
制御部１から出力され、対応するモジュールのリセット
動作が行なわれる。例えば、ＤＭＡコントローラ６とタ
イマ４にリセットをかけたいとする。この場合、第２図
（Ａ）のリセット制御レジスタｌｌ内のビット６及びビ
ット２に“１″を、また他のビットには′０″を、ＣＰ
Ｕ２によって書き込む。この段階では、まだリセット動
作は行なわれない。次に、ＣＰＵ２によりコマンドレジ
スタ１２のリセット（Ｒ３Ｔ）ビット（ビットＯ）にＩ
Ｉ　Ｉ　ＩＩを書き込む。これにより、リセット信号Ｒ
２とＲ４が発生され、ＤＭＡコントローラ６とタイマ４
が初期化される。また、このとき、他のモジュールには
影響を与えないため、動作は継続される。

上記実施例のように、リセット制御レジスタ１１とコマ
ンドレジスタ１２を持つことで、ソフトウェアリセット
をかけたいモジュールがある程度固定していて、システ
ム可動中に頻繁にリセットをかける機会が起こるような
場合には、リセット制御レジスタ１１への再設定なしに
コマンドレジスタ１２へ命令によるコマンド発行を行な
うのみで所望のモジュールをリセットさせることができ
るため使い勝手がよい。

また、ＣＰＵ２が暴走したような場合、従来はリセット
ビン２１を使ってチップ全体をリセットさせていたため
、リセット解除後に各モジュール内のコントロールレジ
スタをすべて再設定しなければならなかったが、上記実
施例ではＣＰＵ２が暴走したときにＣＰＵ２のみをリセ
ットできるので、レジスタの再設定なしでシステムの動
作を継統させることができる。

なお、上記実施例では、各モジュールに対応されたビッ
トからなるリセット制御レジスタ１１の他にこのレジス
タ１１を有効にするか否かを指定するコマンドレジスタ
１２を設けているが、このコマンドレジスタ１２を省略
して、リセット制御レジスタ１１への設定と同時にその
設定内容に応じたリセット信号が出力されるように構成
することもできる。

また、上記実施例では、リセット制御レジスタ１１をバ
ス８に接続して全ビット同時書込みにより設定を行なう
ように構成されているが、リセット制御レジスタ１１へ
の設定は、バスを介さずＣＰＵ２が命令によりビット単
位で行なうように構成することもできる。

さらに、コマンドレジスタ１２を設ける代わりに、ＣＰ
ＵＺ内等のコントロールレジスタ内にリセットビットＲ
ＳＴを設けるようにしてもよい。

以上説明したように上記実施例は、複数の機能回路から
なるシステムＬＳＩのチップ制御部に、上記各機能回路
に一対一で対応されたビットからなるリセット制御レジ
スタを設けるとともに、このレジスタのうちＩＩ　Ｉ　
ＩＩが書き込まれたビットに対応する機能回路に対して
リセット信号を発生させるようにしたので、単独でのリ
セットはもちろん任意の複数の機能回路を同時にリセッ
トさせることもできる。

また、上記リセット制御レジスタを内部バスに接続させ
て、全ビットに対する同時書込みが行なえるようにした
ので、１回の書込みで複数の機能回路へのリセットの指
示を与えることができるという効果がある。

さらに、上記リセット制御レジスタの他に、コマンドレ
ジスタを設け、上記リセット制御レジスタの内容に基づ
くリセットの実行を起動させるようにしたので、リセッ
トさせたい回路が固定しているような場合にいちいちリ
セット制御レジスタへの書込みを行なわずにコマンドレ
ジスタへのコマンド設定のみでリセットかけることがで
きるようになり、実行速度が速くなるという効果がある
。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
チップ制御部ｌ内にリセットコントロールレジスタ１１
を設け、集中リセット管理を行なっているが、ＣＰＵお
よびタイマを含むすべてのモジュール内にリセットビッ
トを有するコントロールレジスタを設は分散リセット管
理を行なうようにしてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＡＳＩＣマイコンに
適用した場合について説明したが、この発明はそれに限
定されず、例えばマイコンシステムボード等にも適用す
ることができる。例えば、ＣＰＵやＤＭＡ、メモリ、ハ
ードディスクコントローラや通信ＬＳＩ等をボードに搭
載したマイコンシステムボードにおいて、ボード上にリ
セットコントロールレジスタ及びコマンドレジスタを構
築し、搭載された周辺ＬＳＩチップに選択的にリセット
をかけられるようにシステムを構成することが可能であ
る。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、複数の機能回路からなるシステムＬＳＩにお
いて、各機能回路ごとおよび所望の複数の機能回路に対
して選択的にリセットをかけることができる。

【図面の簡単な説明】

第１図は本発明をＡＳＩＣマイコン（シングルチップマ
イグロコンピュータ）に適用した場合の一実施例を示す
ブロック図、 第２図（Ａ）、（Ｂ）は、リセット制御レジスタおよび
コマンドレジスタのビット構成例を示す説明図である。 １・・・・チップ制御部、６，７・・・・モジュール（
ＤＭＡコントローラ）、８・・・・バス、１１・・・・
リセット制御レジスタ、Ｉ２・・・・コマンドレジスタ
。 第　　１　　図 第２図

Claims (1)

1. 【特許請求の範囲】 １、複数の機能回路からなるデータ処理システムにおい
   て、各機能回路に対応されたビットからなる制御レジス
   タを設け、該制御レジスタのビットを設定することによ
   り対応する機能回路に対するリセット信号を発生させる
   ように構成したことを特徴とするデータ処理システム。 ２、上記制御レジスタをシステム内のバスに接続して制
   御レジスタを構成する全ビットに対して同時に設定を行
   なえるように構成してなることを特徴とする請求項１記
   載のデータ処理システム。 ３、上記レジスタの設定内容を有効にするか否かを指定
   するビットもしくはそのようなビットを有するレジスタ
   を設け、上記ビットが設定されたときに上記制御レジス
   タの設定内容に応じたリセット信号を発生するように構
   成されてなることを特徴とする請求項１または２記載の
   データ処理システム。