JPH02191042A - 割込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 外部からの割込み信号を検出して、現在実行中のマイク
ロ命令のアドレスを一時的に退避し、該割込み信号に対
応した一定の開始アドレスに格納されているマイクロ命
令を実行するマイクロプログラム制御のアダプタ（＃１
〜＃ｎ）と、該アダプタ（＃１〜＃ｎ）を制御する中央
制御部を持ち、該中央制御部が発行する複数個の入出力
命令の指示に従って、該アダプタ（１１１〜＃ｎ）を介
して他の制御装置と接続し、データ処理を行う制御語Ｗ
（例走ば、通信制御装置）における該アダプタ（＃１〜
＃ｎ）での割込み制御方式に関し、 マイクロプログラム制御方式の特徴を生かしながら、最
も、該アダプタ（旧〜Ｉｎ）の性能に影響を与えている
割込み制御方式を改善することを目的とし、 該中央制御部から発行される入出力命令を検出し、当該
アダプタを制御部するマイクロプロセッサに割込み信号
■を発生する第１の手段と、該入出力命令が発行された
場合には、その種類毎に一定値の加算データを生成し、
入出力命令が発行されていない場合は上記生成内容を他
の値（例えば、全°０゛）とする第２の手段とを設け、
上記入出力命令による割込みが発生した場合には、その
割込み信号■に対応した開始アドレスのマイクロプログ
ラムが、上記生成内容を読み出し、現在実行中の命令ア
ドレスレジスフに上記生成内容を加算したアドレスのマ
イクロ命令を実行することで、該割込み要因が入出力命
令の場合には、その種類に対応した処理アドレスに分岐
し、該割込み要因が入出力命令でない場合には、他の特
定のアドレス（例えば、現アドレスの次アドレス）に分
岐するように構成する。

〔産業上の利用分野〕

本発明は、外部からの割込み信号を検出して、現在実行
中のマイクロ命令のアドレスを一時的に退避し、該割込
み信号に対応した一定の開始アドレスに格納されている
マイクロ命令を実行するマイクロプログラム制御のアダ
プタ（＃１〜＃ｎ）と、該アダプタ（＃１〜＃ｎ）を制
御する中央制御部を持ち、該中央制御部が発行する複数
個の入出力命令の指示に従って、該アダプタ（＃１〜ｉ
ｎ）を介して他の制御装置と接続し、データ処理を行う
制御装置（例えば、通信制御装置）における該アダプタ
（＃１〜＃ｎ）での割込み制御方式に関する。

最近のデータ通信回線の高速化動向、例えば、サービス
統合ディジタル網（ＩＳＤＮ）等の普及に伴い、通信制
御装置に接続される回線速度が飛躍的に高速化しており
、該通信回線を介して端末とデータ通信を行う通信制御
装置での性能の向上が必要とされる。

第２図は一般の通信制御装置の構成例を示した図である
。

該通信制御装置（ＣＣＰ）においては、ホスト計算機の
中央処理装置（ＣＰＵ）とチャネル装置（チャネル）を
介して接続されるアダプタ（Ｉｎ）　２と、モデムを介
して端末と接続されるアダプタ（１１）と、これらの複
数個のアダプタ（１１〜＃ｎ）　２を制御する中央制御
部１を持ち、該中央制御部１が発行する入出力命令によ
り、該アダプタ（＃１〜＃ｎ）２を介して上記外部装置
（チャネル、モデム等）と接続して、ホスト計算機と端
末との間のデータ通信を行う。

このような通信制御装置内の各装置では、ハトウェア量
の削減１機能拡張、及び設計・障害対策の容易化等の為
に、一般に、マイクロプロゲラム制御方式を採用してい
る。

然し、該マイクロプログラム制御方式においては、上記
のような長所がある半面、逐次処理に起因して性能を十
分引き出せない問題があり、この問題を解決する為に、
種々の試みが行われている。

該マイクロプログラム制御方式の制御装置で、性能に最
も影響を与えている部分の１つとして、マイクロ割込み
制御があり、この部分での効果的な改善策が必要とされ
ていた。

〔従来の技術と発明が解決しようとする課題〕第３図は
従来の割込み制御方式を説明する図であり、（ａ）はマ
イクロプログラム制御方式のアダプタ内の入出力命令制
御部の構成例を示し、（ｂ）はマイクロプログラムの割
込み処理フローを示している。

（ａ）図において、各アダプタ（＃０〜＃ｎ）２はシス
テムバス３に接続され、ホス１−計算機の中央処理装置
（ＣＰＵ）からの指示に基づいて、中央制御部１が発行
する入出力命令の内容は、該システムハス３を介して、
各アダプタ（＃０〜Ｉｎ）　、２内のアダプタ制御アド
レスレジスタ２２０に格納される。

（ａ）図に示した各アダプタ（＃０〜ｌ１ｎ）　２は、
該入出力命令で定義しているアダプタの種類、・及び、
アドレスと、予め、各アダプタ（＃０〜＃ｎ）２内に設
定している各アダプタ固有の内容と、比較器（比較）２
２１で比較し、一致した場合には、マイクロプログラム
に割込む為の割込み信号■を発生する。

この割込み信号■により、マイクロプロセッサ２１内の
割込み要因レジスタ２１０　　の特定ビットが設定され
ることで、マイクロプロセッサ２１は制御メモリ２３か
ら特定の割込み処理ルーチンを読み出し実行する。

該割込み処理ルーチンは、現在実行中のマイクロ命令の
アドレス等を一時的に退避し、該割込み。

要因レジスタが示す割込みレベルに対応した特定の開始
アドレスのマイクロ命令を実行する。

該割込み発生後の処理は、（ｂ）図の割込み処理フロー
からも明らかな如く、先ず、割込み要因を判定する為に
、上記割込み要因レジスタ２１０を読み出し、入出力命
令の有無を判定し、入出力命令の場合には、内部バス２
０を介して、該入出力命令の内容を保持している上記ア
ダプタ制御アドレスレジスタ２２０の内容を読み出す。

（（Ｃ）図のステップｌＯＯ〜１０２参照） 以後、該入出力命令の形式から決まるアダプタ制御アド
レスレジスタ２２０内のアダプタ内部レジスタアドレス
部２２０ａを用いて、分岐アドレスを生成し、複数種類
存在する入出力命令の１つに対応した処理ルーチンに分
岐し、各々の処理を行う。

（（Ｃ）図のステップ１０３〜１０５参照）上記入出力
命令以外の割込みは、例えば、ホスト計算機のチャネル
装置（チャネル）からの起動がインタフェース制御部２
４で検出され、入出力命令以外の割込み信号■を発生し
て、割込み要因レジスタ２１０の該当ビットをセントす
ることにより、特定の番地のマイクロ命令を実行するこ
とで、該入出力命令以外の処理を行う。

尚、該アダプタ（＃０〜＃ｎ）２を介するデータ転送は
、マイクロプロセッサ２１の制御の基に、ブタ転送制御
部２２６．内部バス２０．インフッニス制御部２４を介
して行われる。

上記のような、従来の割込み制御方式においては、各入
出力命令の処理を行う前の判定処理（例えば、（ｃ）図
のステップ１００〜１０４）に要する時間が、該入出力
命令の処理時間を増大させる原因となっており、当該デ
ータ処理装置、例えば、通信制御装置の性能を劣化させ
る問題があった。

本発明は上記従来の欠点に鑑み、外部からの割込み信号
を検出して、現在実行中のマイクロ命令のアドレスを一
時的に退避し、該割込み信号に対応した一定の開始アド
レスに格納されているマイクロ命令を実行するマイクロ
プログラム制御のアダプタ（＃１〜＃ｎ）と、該アダプ
タ（＃１〜Ｉｔｎ）を制御する中央制御部を持ち、該中
央制御部が発行する複数個の入出力命令の指示に従って
、該アダプタ（＃１〜＃ｎ）を介して他の制御装置と接
続し、ブタ処理を行う制御装置（例えば、通信制御装置
）における該アダプタ（＃１〜＃ｎ）での割込み制御方
式において、入出力命令の処理を行う前の判定処理をハ
ードウェア化して、割込み処理を高速化する割込み制御
方式を提供することを目的とするものである。

〔課題を解決するための手段〕

上記の問題点は下記の如くに構成された割込み制御方式
によって解決される。

（１）外部からの割込み信号を検出して、現在実行中の
マイクロ命令のアドレスを一時的に退避し、該割込み信
号に対応した一定の開始アドレスに格納されているマイ
クロ命令を実行するマイクロプログラム制御のアダプタ
（＃１〜＃ｎ）と、該アダプタ（＃１〜＃ｎ）を制御す
る中央制御部を持ち、該中央制御部が発行する複数個の
入出力命令の指示に従って、該アダプタ（Ｉｌｌ〜Ｉｎ
）を介して他の制御装置と接続し、データ処理を行う制
御装置における該アダプタ（＃１〜＃ｎ）において、該
中央制御部から発行される入出力命令を検出し、当該ア
ダプタを制御するマイクロプロセッサに割込み信号■を
発生する第１の手段と、該入出力命令が発行された場合
には、その種類毎に一定値の加算データを生成し、入出
力命令が発行されていない場合は上記生成内容を他の値
（例えば、全“０゛）とする第２の手段とを設け、上記
入出力命令による割込みが発生した場合には、その割込
み信号■に対応した開始アドレスのマイクロプログラム
が、上記生成内容を読み出し、現在実行中の命令アドレ
スレジスタに上記生成内容を加算したアドレスのマイク
ロ命令を実行することで、 該割込み要因が入出力命令の場合には、その種類に対応
した処理アドレスに分岐し、該割込み要因が入出力命令
でない場合には、他の特定のアドレス（例えば、現アド
レスの次アドレス）に分岐するように構成する。

（２）上記割込み制御方式において、入出力命令の形式
が通常の入出力命令の形式と異なることを検出する手段
を設けて、該特定の入出力命令に対応して特定の割込み
レベルの割込み信号■を発生することにより、 該特定の割込みレベルに対応した開始アドレスのマイク
ロ命令を実行するように構成する。

〔作用〕

即ち、本発明によれば、外部からの割込の信号を検出し
て、現在実行中のマイクロ命令のアドレスを一時的に退
避し、該割込み信号に対応した一定の開始アドレスに格
納されているマイクロ命令を実行するマイクロプログラ
ム制御のアダプタ（１１１〜＃ｎ）と、該アダプタ（＃
１〜＃ｎ）を制御する中央制御部を持ち、該中央制御部
が発行する複数個の入出力命令の指示に従って、該アダ
プタ（＃１〜＃ｎ）を介して他の制御装置と接続し、デ
ータ処理を行う制御装置（例えば、通信制御装置）にお
ける該アダプタ（＃１〜＃ｎ）での割込み制御方式にお
いて、各アダプタ（＃ｌ〜１ｔｎ）内のアダプタ制御ア
ドレスレジスタの、アダプタ内部レジスタアドレス部が
、複数種類存在する入出力命令に対応して、−意な値に
設定されることに着目し、制御メモリ内に、該複数個の
入出力命令に対応した処理ルチンのステップ数の最大値
、例えば、１６ステツプ毎に各処理ルーチンを割り当て
て格納しておき、該入出力命令が検出されると、該アダ
プタ内部レジスタアドレス部を該１６ステツプに合わせ
て、４ビツト、左シフトして、該アダプタ制御アドレス
レジスタを更新しておく。

マイクロプロセッサにおいては、入出力命令からの割込
み信号■を検出すると、該更新されたアダプタ制御アド
レスレジスタを読み出し、現在の実行アドレスに加算す
ることで、それぞれの入出力命令に対応した処理ルーチ
ンに分岐することができる。

該割込み要因が上記中央制御部の発行する入出力命令で
ない場合、例えば、ホスト計算機からの割込みの場合に
は、上記アダプタ制御アドレスレジスタの更新内容を、
上記加算値が、例えば、０゛　となるようにしておくこ
とで、現在実行中のマイクロ命令の次のマイクロ命令に
分岐することになり、入出力命令以外の処理を行うこと
ができるようになる。

このように動作するので、簡単なハードウェア（更新ゲ
ート）の追加で、割込み処理における判定時間を短縮す
ることができ、データ処理装置の性能を改善することが
できる効果がある。

〔実施例〕 以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例を示した図であり、（ａ）は
アダプタ内部の構成例を示し、（ｂ）は割込み処理フロ
ーを示しており、アダプタ制御アドレスレジスタ２２０
の内のアダプタ内部レジスタアドレス部２２０ａをシフ
トして、更新アダプタ制御アドレスレジスタ２２５に設
定する手段２２４．及び、通常の入出力命令以外の特定
の入出力命令を検出して、特定の割込みレベルの割込み
信号■を発生すると共に、上記更新アダプタ制御アドレ
スレジスタ２２５の内容の読み出しを抑止して、元のア
ダプタ制御アドレスレジスタ２２０を読み出す手段（Ｇ
。

ＩＧ）が本発明を実施するのに必要な手段である。

尚、全図を通して同じ符号は同じ対象物を示している。

以下、第１図によって、本発明の割込み制御方式を説明
する。

本発明を実施しても、データ処理装置、例えば、前述の
通信制御装置の全体的な動作は特に変わることはないの
で省略し、ここでは、該データ処理装置の中央制御部１
が入出力命令を発行することによって、各アダプタ（１
１０〜＃ｎ）２のマイクロプログラムに割込みを行う時
の割込み動作を中心にして説明する。

本発明においては、システムバス３を介して、各アダプ
タ（＃０〜＃ｎ）２のアダプタ制御アドレスレジスタ２
２０（本例では、１６ビツト構成）に格納される入出力
命令の内、該アダプタ（＃０〜＃ｎ）２内のマイクロプ
ロセッサ２１が処理すべき内容、即ち、「アダプタ内部
レジスタアドレス部」２２０ａ（本例では、８ビツト構
成）以外を、（ａ）図に示したように、特定の値に設定
し、且つ、該「アダプタ内部レジスタアドレス部、１　
２２０ａを４ビツトシフトして再設定し、本発明の更新
アダプタ制御アドレスレジスタ２２５を生成する。

このとき、下位４ビツトは、複数個の入出力命令の処理
ルーチンの最大処理ステップ、例えば、１６ステツプを
単位として、各処理ルーチンを制御メモリ２３内に割当
てた場合の、各処理ルニチンを切り分ける為のビットで
、該４ビツトを図示されている如くに“ｏｏｏｏ　”　
としておくことにより、’１００００’　（Ｘ“１６）
番地単位で、該複数個の処理ルチンの領域を識別できる
。

次に、上位４ビツトを、例えば、“０００１　’に設定
する。これは、該「アダプタ内部レジスタアドレス」部
２２０ａが全″０”のときの処理ルーチンのアドレスを
規定する為である。

このように、本発明においては、該アダプタ２のマイク
ロプロセッサ２１は入出力命令からの割込み信号■を、
比較器（比較１）２１１で検出した時、先ず、特定の割
込み処理アドレスに分岐して、常に、特定アドレスのマ
イクロ命令を実行し、該更新アダプタ制御アドレスレジ
スタ２２５の内容を読み出しているので、アダプタ制御
アドレスレジスタ２２０に格納された入出力命令の内、
該マイクロプロセッサ２１が処理すべき「アダプタ内部
レジスタアドレス部Ｊ　　２２０ａを、４ビツト左シフ
トして更新アダプタ制御アドレスレジスタ２２５に設定
し、他のビットを上記特定値に設定することで、現在の
実行アドレスに、上記更新アダプタ制御アドレスレジス
タ２２５の内容を加算するだけで、それぞれの入出力命
令に対応した処理ルーチンの分岐アドレスが生成でき、
即、それぞれの処理ルーチンに分岐できることになる。

該割込み要因が入出力命令でない場合には、上記シフト
ゲート、特定値設定ゲート２２４が抑止されるので、該
更新アダプタ制御アドレスレジスタ２２５の内容は全“
Ｏ”となり、この場合には、上記現在実行中の命令（ア
ダプタ制御アドレスレジスタ読み出し命令）の次の命令
を実行することになり、入出力命令以外の処理を行うこ
とができる。

（第１図（ｂ）のステップ１１０．１１１参照）この場
合、本実施例においては、全°Ｏ°を加算する例で説明
したが、特定の値であってもよいことはいう迄もないこ
とである。

又、中央制御部１が発行する入出力命令にも、通常は発
行されない特定の入出力命令、例えば、診断命令等があ
り、これらの入出力命令を通常の入出力命令と同様の処
理を行うように構成しようとすると、上記［アダプタ内
部レジスタアドレス部ｊ　　２２０ａが増加する。

かかる入出力命令の処理時間は、当該データ処理装置、
例えば、通信制御装置（ＣＣＰ）の性能に影響がないの
で、通常の命令と同様の処理を行うことは無駄であるこ
とから、この特殊な入出力命令が発行されたことを比較
器（比較２）２２３で検出した場合には、上記の割込み
信号■は付勢されないので、上記入出力命令が更新アダ
プタ制御アドレスレジスタ２２５に再設定する処理が抑
止されると共に、該更新アダプタ制御アドレスレジスタ
２２５の読み出しを抑止ゲー）、（ＩＧ）で抑止し、従
来方式によって、アダプタ制御アドレスレジスタ２２０
をマイクロプロセッサ２１に読み取らせるように、例え
ば、該割込み信号■によって通常の入出力命令による割
込みレベルとは異なる割込みレベルの割込み要因レジス
タ２１１の特定ビットを設定する。

マイクロプロセッサ２１は該特定の割込みレベルによる
入出力命令の割込みを検出すると、従来と同じように、
該特定の入出力命令が格納されている上記アダプタ制御
アドレスレジスタ２２０を、ゲート（Ｇ）を介して読み
込み、該マイクロプロセッサ２１が自分で分岐アドレス
を生成する。（第１図（ｂ）のステップ１１２参照） このように動作するので、この特定の入出力命令を実行
する場合の処理時間が長くなるが、通常の入出力命令の
処理時間には全く影響することはない。

従って、簡単なハードウェア（図示されている如くに、
論理積ゲー）　２２４．更新アダプタ制御アドレスレジ
スタ２２５：これは、ラッチである必要はない）の追加
だけで、通常の入出力命令の処理時間を短くすることが
できる。

このように、本発明は、外部からの割込み信号を検出し
て、現在実行中のマイクロ命令のアドレスを一時的に退
避し、該割込み信号に対応した一定の開始アドレスに格
納されているマイクロ命令を実行するマイクロプログラ
ム制御のアダプタ（＃１〜＃ｎ）と、該アダプタ（＃１
〜＃ｎ）を制御する中央制御部を持ち、該中央制御部が
発行する複数個の入出力命令の指示に従って、該アダプ
タ（＃１〜＃ｎ）を介して他の制御装置と接続し、デー
タ処理を行う制御装置（例えば、通信制御装置）におけ
る該アダプタ（＃１〜＃ｎ）での割込み制御方式におい
て、該入出力命令の種類によって、該アダプタ（＃１〜
＃ｎ）内のアダプタ制御アドレスレジスタに設定される
アダプタ内部レジスタアドレスが一意に異なることに着
目し、各入出力命令に対応した処理ルーチンを、例えば
、最大ステップ数を単位として上記アダプタ内部レジス
タアドレス対応に制御メモリに格納しておき、それぞれ
Φ処理ルチンの先頭アドレスに対する相対アドレスを生
成して、現在実行中の割込み処理プログラムの特定のア
ドレス（アダプタ制御アドレスレジスタの読み出し命令
のアドレス）に加算することで、該入出力命令対応の処
理ルーチンの先頭アドレスに直接分岐することができる
ようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の割込み制御方式
は、外部からの割込み信号を検出して、現在実行中のマ
イ、クロ命令のアドレスを一時的に退避し、該割込み信
号に対応した一定の開始アドレスに格納されているマイ
クロ命令を実行するマイクロプログラム制御のアダプタ
（＃１〜＃ｎ）と、該アダプタ（＃１〜＃ｎ）を制御す
る中央制御部を持ち、該中央制御部が発行する複数個の
人、出力命令の指示に従って、該アダプタ（＃１〜＃ｎ
）を介して他の制御装置と接続し、データ処理を行う制
御装置（例えば、通信制御装置）における該アダプタ（
＃１　＝Ｉｎ）での割込み制御方式において、該中央制
御部から発行される入出力命令を検出し、当該アダプタ
を制御するマイクロプロセッサに割込み信号■を発生す
る第１の手段と、該入出力命令が発行された場合には、
その種類毎に一定値の加算データを生成し、入出力命令
が発行されていない場合は上記生成内容を他の値（例え
ば、全“０゛）とする第２の手段とを設け、上記入出力
命令による割込みが発生した場合には、その割込み信号
■に対応した開始アドレスのマイクロプログラムが、上
記生成内容を読み出し、現在実行中の命令、アドレスレ
ジスタに上記生成内容を加算したアドレスのマイクロ命
令を実行することで、該割込み要因が入出力命令の場合
には、その種類に対応した処理アドレスに分岐し、該割
込み要因が入出力命令でない場合には、他の特定のアド
レス（例えば、現アドレスの次アドレス）に分岐するよ
うにしたものであるので、簡単なハードウェア（更新ゲ
ト等）の追加で、割込み処理における判定時間を短縮す
ることができ、データ処理装置の性能を改善することが
できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示した図。 第２図は一般の通信制御装置の構成例を示した図第３図
は従来の割込み制御方式を説明する図。 である。 図面において、 １は中央制御部、　　　２はアダプタ（＃θ〜＃ｎ）。 ２１はマイクロプロセッサ。 ２１０．２１１は割込み要因レジスタ。 ２２はシステムバス制御部。 ２２０はアダプタ！１１１卸アドレスレジスタ。 ２２１．２２３は比較器（比較１．２）。 ２２４は論理積ゲート、又は、ゲート。 ２２５は更新アダプタ制御アドレスレジスタ。 ２２６はデータ転送制御部。 ２３は制御メモリ。 ２４はインタフェース制御部。 ３はシステムバス。 ■〜■は割込み信号。

Claims (2)

【特許請求の範囲】
1. （１）外部からの割込み信号を検出して、現在実行中の
   マイクロ命令のアドレスを一時的に退避し、該割込み信
   号に対応した一定の開始アドレスに格納されているマイ
   クロ命令を実行するマイクロプログラム制御のアダプタ
   （＃１〜＃ｎ）（２）と、該アダプタ（＃１〜＃ｎ）（
   ２）を制御する中央制御部（１）を持ち、 該中央制御部（１）が発行する複数個の入出力命令の指
   示に従って、該アダプタ（＃１〜＃ｎ）（２）を介して
   他の制御装置と接続し、データ処理を行う制御装置にお
   ける該アダプタ（＃１〜＃ｎ）（２）において、該中央
   制御部（１）から発行さる入出力命令を検出し、当該ア
   ダプタを制御するマイクロプロセッサ（２１）に割込み
   信号（［１］）を発生する第１の手段（２２１）と、 該入出力命令が発行された場合には、その種類毎に一定
   値の加算データを生成し、入出力命令が発行されていな
   い場合は上記生成内容を他の値とする第２の手段（２２
   ４、２２５）とを設け、上記入出力命令による割込みが
   発生した場合には、その割込み信号（［１］）に対応し
   た開始アドレスのマイクロプログラムが、上記生成内容
   （２２５）を読み出し、現在実行中の命令アドレスレジ
   スタに上記生成内容（２２５）を加算したアドレスのマ
   イクロ命令を実行することで、 該割込み要因が入出力命令の場合には、その種類に対応
   した処理アドレスに分岐し、該割込み要因が入出力命令
   でない場合には、他の特定のアドレスに分岐することを
   特徴とする割込み制御方式。
2. （２）上記割込み制御方式において、入出力命令の形式
   が通常の入出力命令の形式と異なることを検出する手段
   （２２３）を設けて、該特定の入出力命令に対応して特
   定の割込みレベルの割込み信号（２）を発生することに
   より、 該特定の割込みレベルに対応した開始アドレスのマイク
   ロ命令を実行することを特徴とする請求項１に記載の割
   込み制御方式。