JPH06301552A - マイクロプロセッサ装置 - Google Patents
マイクロプロセッサ装置Info
- Publication number
- JPH06301552A JPH06301552A JP9136493A JP9136493A JPH06301552A JP H06301552 A JPH06301552 A JP H06301552A JP 9136493 A JP9136493 A JP 9136493A JP 9136493 A JP9136493 A JP 9136493A JP H06301552 A JPH06301552 A JP H06301552A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- address
- executed
- branch destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】本発明は、割込み機構を備えたマイクロプロセ
ッサ装置において、回路規模の増加を最小限に押えた上
で自由度を高める。 【構成】割込みが受け付けられた時点で実行中されてい
た命令に応じて分岐先を変更する。
ッサ装置において、回路規模の増加を最小限に押えた上
で自由度を高める。 【構成】割込みが受け付けられた時点で実行中されてい
た命令に応じて分岐先を変更する。
Description
【０００１】
【産業上の利用分野】本発明は、割込み機構を有するマ
イクロプロセッサ装置（以下、「ＭＰＵ」と略記するこ
とがある）に関する。
イクロプロセッサ装置（以下、「ＭＰＵ」と略記するこ
とがある）に関する。
【０００２】
【従来の技術】近年のＬＳＩ技術の発達によりコンピュ
ータシステムが１つのＬＳＩに搭載されたり、客先仕様
によるいわゆるカスタムＬＳＩの中にも中央処理装置
（ＣＰＵ）が搭載される等、ＬＳＩ中に種々の形でＭＰ
Ｕが搭載されてきている。このようなＭＰＵは、多数の
命令をあらかじめ定められた順序に従って順次実行する
機能のほか、通常、割込み信号を受け付けてその順序と
は異なる番地に分岐する割込み機構が備えられている。
複数の割込要因が存在する場合は、割込入力端子を複数
備えておいてどの割込入力端子から割込信号が入力され
たかに応じて分岐先が変更されたり、もしくは、割込信
号が入力されたことを受けて動作する割込み認識サイク
ルで取り込まれる割込みベクトルによって分岐先が定め
られる。
ータシステムが１つのＬＳＩに搭載されたり、客先仕様
によるいわゆるカスタムＬＳＩの中にも中央処理装置
（ＣＰＵ）が搭載される等、ＬＳＩ中に種々の形でＭＰ
Ｕが搭載されてきている。このようなＭＰＵは、多数の
命令をあらかじめ定められた順序に従って順次実行する
機能のほか、通常、割込み信号を受け付けてその順序と
は異なる番地に分岐する割込み機構が備えられている。
複数の割込要因が存在する場合は、割込入力端子を複数
備えておいてどの割込入力端子から割込信号が入力され
たかに応じて分岐先が変更されたり、もしくは、割込信
号が入力されたことを受けて動作する割込み認識サイク
ルで取り込まれる割込みベクトルによって分岐先が定め
られる。
【０００３】図３は命令が格納されたメモリ領域のアド
レスマップを示した図、図４は、ＭＰＵの実行シーケン
スの割込信号の入力時のタイミングチャート、図５は、
ＭＰＵの実行シーケンスの、割込ルーチン終了時のタイ
ミングチャートである。ここでは簡単のため、単一の割
込みのみが存在する場合について説明する。メインルー
チンは、１２３４番地，１２３５番地を含む領域に格納
されており、２０００番地以降には割込みルーチンが格
納されている。またＦＦＦＥ番地，ＦＦＦＦ番地は、割
込み時にプログラムカウンタＰＣの内容を退避させるた
めのスタック領域として使用される。
レスマップを示した図、図４は、ＭＰＵの実行シーケン
スの割込信号の入力時のタイミングチャート、図５は、
ＭＰＵの実行シーケンスの、割込ルーチン終了時のタイ
ミングチャートである。ここでは簡単のため、単一の割
込みのみが存在する場合について説明する。メインルー
チンは、１２３４番地，１２３５番地を含む領域に格納
されており、２０００番地以降には割込みルーチンが格
納されている。またＦＦＦＥ番地，ＦＦＦＦ番地は、割
込み時にプログラムカウンタＰＣの内容を退避させるた
めのスタック領域として使用される。
【０００４】図４，図５においてＣＬＫ，ＭＲＤ- ，Ｍ
ＷＲ- ，ＡＤ，ＤＡＴＡ，ＰＣ，ＩＮＴ- は、それぞれ
クロック，メモリリード，メモリライト，アドレス，デ
ータ，プログラムカウンタ，割込みの各信号を表わして
いる。図４に示すように、メインルーチン中の、１２３
４番地に格納された命令を実行している途中で割込信号
ＩＮＴ- がアサート（Ｌレベル）されたものとする。こ
の場合、１２３４番地の命令が終了すると割込み認識サ
イクルに入り、プログラムカウンタＰＣの、下位バイ
ト、上位バイトがそれぞれＦＦＦＦ番地，ＦＦＦＥ番地
に退避される。１２３４番地の命令が実行されるとプロ
グラムカウンタＰＣの内容はその次の１２３５番地を指
標しており、したがってここではプログラムカウンタＰ
Ｃの下位バイト“３５”がＦＦＦＦ番地に退避され、上
位バイト“１２”がＦＦＦＥ番地に退避される。その後
割込み処理に移り、割込みルーチンの先頭の２０００番
地に分岐する。
ＷＲ- ，ＡＤ，ＤＡＴＡ，ＰＣ，ＩＮＴ- は、それぞれ
クロック，メモリリード，メモリライト，アドレス，デ
ータ，プログラムカウンタ，割込みの各信号を表わして
いる。図４に示すように、メインルーチン中の、１２３
４番地に格納された命令を実行している途中で割込信号
ＩＮＴ- がアサート（Ｌレベル）されたものとする。こ
の場合、１２３４番地の命令が終了すると割込み認識サ
イクルに入り、プログラムカウンタＰＣの、下位バイ
ト、上位バイトがそれぞれＦＦＦＦ番地，ＦＦＦＥ番地
に退避される。１２３４番地の命令が実行されるとプロ
グラムカウンタＰＣの内容はその次の１２３５番地を指
標しており、したがってここではプログラムカウンタＰ
Ｃの下位バイト“３５”がＦＦＦＦ番地に退避され、上
位バイト“１２”がＦＦＦＥ番地に退避される。その後
割込み処理に移り、割込みルーチンの先頭の２０００番
地に分岐する。
【０００５】割込みルーチンが終了すると、ＦＦＦＥ番
地，ＦＦＦＦ番地にそれぞれ退避されているデータ“３
５”，“１２”が読み出されてプログラムカウンタに格
納され、“１２３５番地”を示すアドレス番号が出力さ
れて１２３５番地からメインルーチンの実行が再開され
る。ところで、ＭＰＵの中には、ユーザが自由に使用す
ることのできる割込み以外に、いわゆるデバック専用割
込みを持つものがある。デバック専用割込みとは、ユー
ザが作成したプログラムをデバックする際に、デバック
ソフトウェアが組込まれた、例えばインサーキットエミ
ュレータと呼ばれるデバック装置が使用する割込みであ
って、通常ユーザにはその使用が解放されていないもの
である。したがって、デバック割込みの有無によってユ
ーザが作成したプログラムの実行状況に変化があっては
ならず、ユーザにデバックのための割込みを意識させな
いために、そのデバック割込みによる割込み処理が終了
した時点ではそのデバック割込みを受け付けた時点と同
一の内部状態に戻すことが必要となる。
地，ＦＦＦＦ番地にそれぞれ退避されているデータ“３
５”，“１２”が読み出されてプログラムカウンタに格
納され、“１２３５番地”を示すアドレス番号が出力さ
れて１２３５番地からメインルーチンの実行が再開され
る。ところで、ＭＰＵの中には、ユーザが自由に使用す
ることのできる割込み以外に、いわゆるデバック専用割
込みを持つものがある。デバック専用割込みとは、ユー
ザが作成したプログラムをデバックする際に、デバック
ソフトウェアが組込まれた、例えばインサーキットエミ
ュレータと呼ばれるデバック装置が使用する割込みであ
って、通常ユーザにはその使用が解放されていないもの
である。したがって、デバック割込みの有無によってユ
ーザが作成したプログラムの実行状況に変化があっては
ならず、ユーザにデバックのための割込みを意識させな
いために、そのデバック割込みによる割込み処理が終了
した時点ではそのデバック割込みを受け付けた時点と同
一の内部状態に戻すことが必要となる。
【０００６】ところで、一般的なＭＰＵは、命令の実行
を停止するＨＡＬＴ命令をもっており、ＭＰＵは、この
ＨＡＬＴ命令を実行するとＨＡＬＴ状態となりそれ以降
の命令の実行が停止される。このＨＡＬＴ状態は、リセ
ットが行なわれることのほか、割込みが発生した場合も
解除される。これは、図４、図５を用いて説明したよう
に、例えば１２３４番地にＨＡＬＴ命令が格納されてい
た場合、そのＨＡＬＴ命令が実行されＨＡＬＴ状態とな
った時点ではプログラムカウンタにはその次の１２３５
番地が格納されており、したがって割込みルーチンが終
了すると１２３５番地に格納された命令が読み出されて
実行されるからである。
を停止するＨＡＬＴ命令をもっており、ＭＰＵは、この
ＨＡＬＴ命令を実行するとＨＡＬＴ状態となりそれ以降
の命令の実行が停止される。このＨＡＬＴ状態は、リセ
ットが行なわれることのほか、割込みが発生した場合も
解除される。これは、図４、図５を用いて説明したよう
に、例えば１２３４番地にＨＡＬＴ命令が格納されてい
た場合、そのＨＡＬＴ命令が実行されＨＡＬＴ状態とな
った時点ではプログラムカウンタにはその次の１２３５
番地が格納されており、したがって割込みルーチンが終
了すると１２３５番地に格納された命令が読み出されて
実行されるからである。
【０００７】
【発明が解決しようとする課題】ここで、ユーザが作成
したプログラムが実行されてＨＡＬＴ状態にあるとき
に、デバック割込みがあった場合に問題が生じる。すな
わち、デバック割込みの場合同一の内部状態に戻す必要
があるにも拘らず、上述のようにＨＡＬＴ状態が解除さ
れてしまい、割込み以前の内部状態に戻らないこととな
る。
したプログラムが実行されてＨＡＬＴ状態にあるとき
に、デバック割込みがあった場合に問題が生じる。すな
わち、デバック割込みの場合同一の内部状態に戻す必要
があるにも拘らず、上述のようにＨＡＬＴ状態が解除さ
れてしまい、割込み以前の内部状態に戻らないこととな
る。
【０００８】これを回避するために、ＨＡＬＴ命令の実
行中にデバック割込みを受け付けた場合のみ回路動作を
変更し、プログラムカウンタの内容を１だけデクリメン
トしてからスタックに待避するように回路を構成するこ
とが考えられる。しかしこのような回路を構成するとプ
ログラムカウンタの内容をデクリメントするための特別
のハードウェアが必要となり、回路規模の増大化をもた
らすことになる。
行中にデバック割込みを受け付けた場合のみ回路動作を
変更し、プログラムカウンタの内容を１だけデクリメン
トしてからスタックに待避するように回路を構成するこ
とが考えられる。しかしこのような回路を構成するとプ
ログラムカウンタの内容をデクリメントするための特別
のハードウェアが必要となり、回路規模の増大化をもた
らすことになる。
【０００９】本発明は、上記事情に鑑み、回路規模の増
加を最小限に押さえ、かつ上記のような場合に柔軟に対
処することのできる構成を備えたマイクロプロセッサ装
置を提供することを目的とする。
加を最小限に押さえ、かつ上記のような場合に柔軟に対
処することのできる構成を備えたマイクロプロセッサ装
置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成する本発
明のマイクロプロセッサ装置は、複数種類の命令を順次
実行するとともに、割込みを受け付けて割込み処理に分
岐するマイクロプロセッサ装置において、 （１）次に実行が予定されている命令が格納された、現
在実行中の命令が格納されたアドレスに連続するアドレ
スを指標するプログラムカウンタ （２）プログラムカウンタの内容が退避されるスタック （３）割込みを受け付けプログラムカウンタの内容をス
タックに退避した後割込み処理に分岐する割込み機構 （４）少なくとも１つの所定の割込みが受け付けられた
場合に、その所定の割込みが受け付けられた際に実行さ
れていた命令の種類に応じて分岐先を選択する分岐先選
択機構 を具えたことを特徴とするものである。
明のマイクロプロセッサ装置は、複数種類の命令を順次
実行するとともに、割込みを受け付けて割込み処理に分
岐するマイクロプロセッサ装置において、 （１）次に実行が予定されている命令が格納された、現
在実行中の命令が格納されたアドレスに連続するアドレ
スを指標するプログラムカウンタ （２）プログラムカウンタの内容が退避されるスタック （３）割込みを受け付けプログラムカウンタの内容をス
タックに退避した後割込み処理に分岐する割込み機構 （４）少なくとも１つの所定の割込みが受け付けられた
場合に、その所定の割込みが受け付けられた際に実行さ
れていた命令の種類に応じて分岐先を選択する分岐先選
択機構 を具えたことを特徴とするものである。
【００１１】上記本発明は、限定的なものではないが、
典型的には、上記複数種類の命令に命令の実行を停止さ
せるＨＡＬＴ命令を含み、上記分岐先選択機構により、
上記所定の割込みが受け付けられた際に実行されていた
命令がＨＡＬＴ命令であるか否かに応じて分岐先が選択
されるように構成される。
典型的には、上記複数種類の命令に命令の実行を停止さ
せるＨＡＬＴ命令を含み、上記分岐先選択機構により、
上記所定の割込みが受け付けられた際に実行されていた
命令がＨＡＬＴ命令であるか否かに応じて分岐先が選択
されるように構成される。
【００１２】
【作用】本発明のマイクロプロセッサ装置（ＭＰＵ）
は、所定の割込みが受け付けられた場合に、その割込み
が受け付けられた際に実行されていた命令の種類、例え
ばＨＡＬＴ命令とそれ以外の命令に応じて分岐先が選択
される構成を有しているため、例えばＨＡＬＴ命令が実
行されている途中で上記割込みが受け付けられた場合
は、その分岐先で、プログラムカウンタの内容が退避さ
れたスタックの内容をソフトウェアでデクリメントする
こと等により、デバック割込みに対処することができ
る。また本発明のＭＰＵは実行中の命令の種類に応じて
分岐先が変更されることから、デバック割込みのときの
有効性にとどまらず、極めて自由なシステムが実現する
ことになる。
は、所定の割込みが受け付けられた場合に、その割込み
が受け付けられた際に実行されていた命令の種類、例え
ばＨＡＬＴ命令とそれ以外の命令に応じて分岐先が選択
される構成を有しているため、例えばＨＡＬＴ命令が実
行されている途中で上記割込みが受け付けられた場合
は、その分岐先で、プログラムカウンタの内容が退避さ
れたスタックの内容をソフトウェアでデクリメントする
こと等により、デバック割込みに対処することができ
る。また本発明のＭＰＵは実行中の命令の種類に応じて
分岐先が変更されることから、デバック割込みのときの
有効性にとどまらず、極めて自由なシステムが実現する
ことになる。
【００１３】また、上記のように構成した場合のハード
ウェアの増加は、例えばＨＡＬＴ命令であるか否かに応
じて分岐先を変えるだけの極く小規模の増加にとどま
り、ハードウェア量は実質的にはほとんど増加しない。
ウェアの増加は、例えばＨＡＬＴ命令であるか否かに応
じて分岐先を変えるだけの極く小規模の増加にとどま
り、ハードウェア量は実質的にはほとんど増加しない。
【００１４】
【実施例】以下、本発明の実施例につい説明する。図
１，図２は本発明の一実施例のＭＰＵの実行シーケンス
の、それぞれ、所定の割込みが入力されたときのタイミ
ングチャート、割込ルーチン終了時のタイミングチャー
トであり、前述した説明における、それぞれ図４，図５
に対応するものである。
１，図２は本発明の一実施例のＭＰＵの実行シーケンス
の、それぞれ、所定の割込みが入力されたときのタイミ
ングチャート、割込ルーチン終了時のタイミングチャー
トであり、前述した説明における、それぞれ図４，図５
に対応するものである。
【００１５】１２３４番地に格納された命令の実行中に
割込信号ＩＮＴ- がアサート（Ｌレベル）され、割込み
認識サイクルでプログラムカウンタの値“１２３５”の
下位バイト、上位バイトが、それぞれ、スタックとして
用いられるＦＦＦＦ番地、ＦＦＦＥ番地に退避され、そ
の後割込み処理が実行されるが、その際の分岐先、即
ち、図１に示すタイミングチャートの矢印Ａで示す部分
のアドレスが１２３４番地に格納された命令によって異
なる。例えば１２３４番地にＨＡＬＴ命令が格納されて
おり、このＨＡＬＴ命令の実行中に割込信号ＩＮＴ- が
入力された場合は例えば２０００番地に分岐し、１２３
４番地にＨＡＬＴ命令以外の命令が格納されており、そ
のＨＡＬＴ命令以外の命令の実行中に割込信号ＩＮＴ-
が入力された場合は、例えば２０１０番地に分岐する。
そして２０００番地から２００Ｆ番地までの間に、ＦＦ
ＦＥ番地，ＦＦＦＦ番地に格納された“１２３５”を読
み出し、これをデクリメントして“１２３４”を生成
し、再度ＦＦＦＥ番地，ＦＦＦＦ番地に格納しておく。
こうすることにより、図２に示すように、割込み処理が
終了したとき、割込みを受け付けた時点でＨＡＬＴ命令
が実行中であった場合のみ再度１２３４番地に格納され
たＨＡＬＴ命令が実行されてＨＡＬＴ状態となり、割込
みを受け付けた時点でＨＡＬＴ命令以外の命令が実行さ
れていた場合は、割込み処理終了後は、その命令の次の
命令、即ち１２３５番地に格納されている命令が実行さ
れることになる。
割込信号ＩＮＴ- がアサート（Ｌレベル）され、割込み
認識サイクルでプログラムカウンタの値“１２３５”の
下位バイト、上位バイトが、それぞれ、スタックとして
用いられるＦＦＦＦ番地、ＦＦＦＥ番地に退避され、そ
の後割込み処理が実行されるが、その際の分岐先、即
ち、図１に示すタイミングチャートの矢印Ａで示す部分
のアドレスが１２３４番地に格納された命令によって異
なる。例えば１２３４番地にＨＡＬＴ命令が格納されて
おり、このＨＡＬＴ命令の実行中に割込信号ＩＮＴ- が
入力された場合は例えば２０００番地に分岐し、１２３
４番地にＨＡＬＴ命令以外の命令が格納されており、そ
のＨＡＬＴ命令以外の命令の実行中に割込信号ＩＮＴ-
が入力された場合は、例えば２０１０番地に分岐する。
そして２０００番地から２００Ｆ番地までの間に、ＦＦ
ＦＥ番地，ＦＦＦＦ番地に格納された“１２３５”を読
み出し、これをデクリメントして“１２３４”を生成
し、再度ＦＦＦＥ番地，ＦＦＦＦ番地に格納しておく。
こうすることにより、図２に示すように、割込み処理が
終了したとき、割込みを受け付けた時点でＨＡＬＴ命令
が実行中であった場合のみ再度１２３４番地に格納され
たＨＡＬＴ命令が実行されてＨＡＬＴ状態となり、割込
みを受け付けた時点でＨＡＬＴ命令以外の命令が実行さ
れていた場合は、割込み処理終了後は、その命令の次の
命令、即ち１２３５番地に格納されている命令が実行さ
れることになる。
【００１６】尚、割込みを受け付けた時点で実行されて
いた命令がＨＡＬＴ命令であるか否かにより、互いに異
なる番地、例えば上述のように２０００番地と２０１０
番地に分岐しても、命令に寄らず同一の処理を行ないた
い場合は、２０００番地に２０１０番地へ分岐するよう
分岐命令を格納するか、２０００番地から２００Ｆ番地
に何も処理を行なわないことを指示するＮＯＰ命令を格
納することにより対処することができる。また、本発明
を採用すると、ＨＡＬＴ命令であるか否かという分類に
とどまらず、命令を２つもしくはそれ以上の命令群に分
けて各命令群毎に分岐先を変え、各分岐先で各命令群毎
に適切な処理を実行するように構成することもでき、広
範な自由度のあるＭＰＵが実現する。
いた命令がＨＡＬＴ命令であるか否かにより、互いに異
なる番地、例えば上述のように２０００番地と２０１０
番地に分岐しても、命令に寄らず同一の処理を行ないた
い場合は、２０００番地に２０１０番地へ分岐するよう
分岐命令を格納するか、２０００番地から２００Ｆ番地
に何も処理を行なわないことを指示するＮＯＰ命令を格
納することにより対処することができる。また、本発明
を採用すると、ＨＡＬＴ命令であるか否かという分類に
とどまらず、命令を２つもしくはそれ以上の命令群に分
けて各命令群毎に分岐先を変え、各分岐先で各命令群毎
に適切な処理を実行するように構成することもでき、広
範な自由度のあるＭＰＵが実現する。
【００１７】
【発明の効果】以上説明したように、本発明のマイクロ
プロセッサ装置（ＭＰＵ）は、所定の割込みが受け付け
られた場合に、その割込みが受け付けられた際に実行さ
れていた命令の種類、例えばＨＡＬＴ命令とそれ以外の
命令に応じて分岐先が選択される構成を有しているた
め、例えばＨＡＬＴ命令が実行されている途中で上記割
込みが受け付けられた場合は、その分岐先で、プログラ
ムカウンタの内容が退避されたスタックの内容をソフト
ウェアでデクリメントすること等により、デバック割込
みに対処することができる。また本発明のＭＰＵは実行
中の命令の種類に応じて分岐先が変更されることから、
デバック割込みのときにとどまらず、極めて自由なシス
テムが実現することになる等、極めて自由度のあるＭＰ
Ｕが実現する。またこれを実現するためのハードウェア
の増加は極くわずかである。
プロセッサ装置（ＭＰＵ）は、所定の割込みが受け付け
られた場合に、その割込みが受け付けられた際に実行さ
れていた命令の種類、例えばＨＡＬＴ命令とそれ以外の
命令に応じて分岐先が選択される構成を有しているた
め、例えばＨＡＬＴ命令が実行されている途中で上記割
込みが受け付けられた場合は、その分岐先で、プログラ
ムカウンタの内容が退避されたスタックの内容をソフト
ウェアでデクリメントすること等により、デバック割込
みに対処することができる。また本発明のＭＰＵは実行
中の命令の種類に応じて分岐先が変更されることから、
デバック割込みのときにとどまらず、極めて自由なシス
テムが実現することになる等、極めて自由度のあるＭＰ
Ｕが実現する。またこれを実現するためのハードウェア
の増加は極くわずかである。
【図１】本発明の一実施例のＭＰＵの実行シーケンス
の、所定の割込みが入力されたときのタイミングチャー
トである。
の、所定の割込みが入力されたときのタイミングチャー
トである。
【図２】本発明の一実施例のＭＰＵの実行シーケンス
の、割込ルーチン終了時のタイミングチャートである。
の、割込ルーチン終了時のタイミングチャートである。
【図３】命令が格納されたメモリ領域のアドレスマップ
を示した図である。
を示した図である。
【図４】ＣＰＵの実行シーケンスの、割込信号の入力時
のタイミングチャートである。
のタイミングチャートである。
【図５】ＣＰＵの実行シーケンスの、割込ルーチン終了
時のタイミングチャートである。
時のタイミングチャートである。
Claims (2)
- 【請求項１】 複数種類の命令を順次実行するととも
に、割込みを受け付けて割込み処理に分岐するマイクロ
プロセッサ装置において、 次に実行が予定されている命令が格納された、現在実行
中の命令が格納されたアドレスに連続するアドレスを指
標するプログラムカウンタと、 前記プログラムカウンタの内容が退避されるスタック
と、 割込みを受け付け前記プログラムカウンタの内容を前記
スタックに退避した後割込み処理に分岐する割込み機構
と、 少なくとも１つの所定の割込みが受け付けられた場合
に、該所定の割込みが受け付けられた際に実行されてい
た命令の種類に応じて分岐先を選択する分岐先選択機構
とを備えたことを特徴とするマイクロプロセッサ装置。 - 【請求項２】 前記複数種類の命令に命令の実行を停止
させるＨＡＬＴ命令を含み、前記分岐先選択機構が、前
記所定の割込みが受け付けられた際に実行されていた命
令が前記ＨＡＬＴ命令であるか否かに応じて分岐先を選
択するものであることを特徴とする請求項１記載のマイ
クロプロセッサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091364A JP2675506B2 (ja) | 1993-04-19 | 1993-04-19 | マイクロプロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091364A JP2675506B2 (ja) | 1993-04-19 | 1993-04-19 | マイクロプロセッサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06301552A true JPH06301552A (ja) | 1994-10-28 |
| JP2675506B2 JP2675506B2 (ja) | 1997-11-12 |
Family
ID=14024335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091364A Expired - Fee Related JP2675506B2 (ja) | 1993-04-19 | 1993-04-19 | マイクロプロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675506B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191042A (ja) * | 1989-01-20 | 1990-07-26 | Fujitsu Ltd | 割込み制御方式 |
| JPH0522387A (ja) * | 1991-07-16 | 1993-01-29 | Nippon Business Syst Kk | 電話機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291604A (en) | 1991-08-30 | 1994-03-01 | Intel Corporation | Transparent system interrupts with automated halt state restart |
-
1993
- 1993-04-19 JP JP5091364A patent/JP2675506B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191042A (ja) * | 1989-01-20 | 1990-07-26 | Fujitsu Ltd | 割込み制御方式 |
| JPH0522387A (ja) * | 1991-07-16 | 1993-01-29 | Nippon Business Syst Kk | 電話機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2675506B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4090238A (en) | Priority vectored interrupt using direct memory access | |
| KR0168656B1 (ko) | 데이터 처리 시스템 | |
| US5621886A (en) | Method and apparatus for providing efficient software debugging | |
| US5488688A (en) | Data processor with real-time diagnostic capability | |
| US4987537A (en) | Computer capable of accessing a memory by supplying an address having a length shorter than that of a required address for the memory | |
| KR100588790B1 (ko) | 데이터처리기에서의후속명령처리에작용하는방법및장치 | |
| US4763296A (en) | Watchdog timer | |
| US4924382A (en) | Debugging microprocessor capable of switching between emulation and monitor without accessing stack area | |
| EP0315275A2 (en) | Flexible asic microcomputer | |
| US4308581A (en) | Single step system for a microcomputer | |
| US4056847A (en) | Priority vector interrupt system | |
| EP0777877B1 (en) | Processing system, processor, memory storing instruction stream and compiler | |
| EP1125199B1 (en) | Method of debugging a program thread | |
| US7831979B2 (en) | Processor with instruction-based interrupt handling | |
| KR20030072347A (ko) | 이벤트 처리 방법 및 장치 | |
| US5287522A (en) | External procedure invocation apparatus utilizing internal branch vector interrupts and vector address generation, in a RISC chip | |
| JP2675506B2 (ja) | マイクロプロセッサ装置 | |
| JPH03271829A (ja) | 情報処理装置 | |
| US5649207A (en) | Microprocessor unit having interrupt mechanism | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JPS6242301B2 (ja) | ||
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP2536103B2 (ja) | デ―タ処理装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |