JP2738141B2 - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JP2738141B2 JP2738141B2 JP2268948A JP26894890A JP2738141B2 JP 2738141 B2 JP2738141 B2 JP 2738141B2 JP 2268948 A JP2268948 A JP 2268948A JP 26894890 A JP26894890 A JP 26894890A JP 2738141 B2 JP2738141 B2 JP 2738141B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- bit
- flag
- clock
- enable flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シングルチップマイクロコンピュータに関
し、特に時計用のタイマを内蔵するシングルチップマイ
クロコンピュータに関する。
し、特に時計用のタイマを内蔵するシングルチップマイ
クロコンピュータに関する。
現在、多くの家電製品において、システムコントロー
ラとして、4/8ビット・シングルチップマイクロコンピ
ュータが用いられている。これら家電製品では、エアコ
ン,VTR,ビデオカメラ，電子炊飯器等種類を問わずタイ
マ予約機能を内蔵する製品が増加している。そのため、
シングルチップマイクロコンピュータにおいては、時計
用のタイマを内蔵する機種が多い。
ラとして、4/8ビット・シングルチップマイクロコンピ
ュータが用いられている。これら家電製品では、エアコ
ン,VTR,ビデオカメラ，電子炊飯器等種類を問わずタイ
マ予約機能を内蔵する製品が増加している。そのため、
シングルチップマイクロコンピュータにおいては、時計
用のタイマを内蔵する機種が多い。
従来、シングルチップマイクロコンピュータに内蔵す
る時計用のタイマは、応用製品においてタイマ予約機能
を実現するために、タイマとタイマのオーバフローによ
ってセットするフラグにより構成し、１秒を計数するた
めに0.5秒毎の時間間隔でフラグをセットする機能を有
している。
る時計用のタイマは、応用製品においてタイマ予約機能
を実現するために、タイマとタイマのオーバフローによ
ってセットするフラグにより構成し、１秒を計数するた
めに0.5秒毎の時間間隔でフラグをセットする機能を有
している。
従来の時計用のタイマを内蔵するシングルチップマイ
クロコンピュータの構成及び動作についてタイマブロッ
クを中心に第４図を用いて説明する。第４図は従来の時
計用のタイマを内蔵するシングルチップマイクロコンピ
ュータを示すブロック図である。時計用のタイマを内蔵
するシングルチップマイクロコンピュータ300は、端子4
00と，端子401と，クロック発生回路340と，中央処理装
置320（以下CPUと記す）と、，内部データバス330と，
メモリ310と，タイマブロック350と，割込みコントロー
ラ390とにより構成される。
クロコンピュータの構成及び動作についてタイマブロッ
クを中心に第４図を用いて説明する。第４図は従来の時
計用のタイマを内蔵するシングルチップマイクロコンピ
ュータを示すブロック図である。時計用のタイマを内蔵
するシングルチップマイクロコンピュータ300は、端子4
00と，端子401と，クロック発生回路340と，中央処理装
置320（以下CPUと記す）と、，内部データバス330と，
メモリ310と，タイマブロック350と，割込みコントロー
ラ390とにより構成される。
内部データバス330は、メモリ310と，タイマブロック
350と，割込みコントローラ390をCPU320に接続するアド
レス・データバスである。クロック発生回路340は、端
子400と端子401に入力する信号からクロック信号341を
生成し、動作クロックとしてCPU320と，メモリ310と，
タイマブロック350と，割込みコントローラ390に対し供
給する。
350と，割込みコントローラ390をCPU320に接続するアド
レス・データバスである。クロック発生回路340は、端
子400と端子401に入力する信号からクロック信号341を
生成し、動作クロックとしてCPU320と，メモリ310と，
タイマブロック350と，割込みコントローラ390に対し供
給する。
メモリ310は、CPU320が実行するプログラムを格納す
る。割込みコントローラ390は、割込み要求信号391を出
力しCPU320に対して割込み処理の起動を要求する。CPU3
20は、メモリ310に格納した命令を、内部データバス330
を介して取り込んで実行することにより、シングルチッ
プマイクロコンピュータ300を制御する。
る。割込みコントローラ390は、割込み要求信号391を出
力しCPU320に対して割込み処理の起動を要求する。CPU3
20は、メモリ310に格納した命令を、内部データバス330
を介して取り込んで実行することにより、シングルチッ
プマイクロコンピュータ300を制御する。
またCPU320は割込みコントローラ390が、発生する割
込み要求を受け付けると実行中の命令処理終了後、割込
み処理を起動すると同時に割込みコントローラ390に割
込み受付け信号392を出力する。
込み要求を受け付けると実行中の命令処理終了後、割込
み処理を起動すると同時に割込みコントローラ390に割
込み受付け信号392を出力する。
タイマブロック350は、イネーブルフラグ360とｌビッ
ト（ｌは自然数）タイマ370とオーバフローフラグ380と
により構成する。ｌビットタイマ370は、クロック信号3
41を入力としてアップカウント動作し、オーバフローに
よりオーバフロー信号371をオーバフローフラグ380に対
して出力する。
ト（ｌは自然数）タイマ370とオーバフローフラグ380と
により構成する。ｌビットタイマ370は、クロック信号3
41を入力としてアップカウント動作し、オーバフローに
よりオーバフロー信号371をオーバフローフラグ380に対
して出力する。
オーバフローフラグ380は、内部データバス330を介し
てCPU320に接続されオーバフロー信号371が“1"となる
ことにより“1"にセットするフラグである。イネーブル
フラグ360は、ｌビットタイマ370のカウント動作を制御
するフラグである。
てCPU320に接続されオーバフロー信号371が“1"となる
ことにより“1"にセットするフラグである。イネーブル
フラグ360は、ｌビットタイマ370のカウント動作を制御
するフラグである。
イネーブルフラグ360が“1"の時、出力信号361は“1"
となり、“0"の時出力信号361は“0"となる。出力信号3
61が“1"の時、ｌビットタイマ370は、カウント動作を
開始し、“0"の時ｌビットタイマ370は初期化されカウ
ント動作を停止する。
となり、“0"の時出力信号361は“0"となる。出力信号3
61が“1"の時、ｌビットタイマ370は、カウント動作を
開始し、“0"の時ｌビットタイマ370は初期化されカウ
ント動作を停止する。
次にタイマブロック350の時計動作について説明す
る。まずカウント動作を述べる。CPU320は、命令により
ｌビットタイマ370のイネーブルフラグ360に“1"を設定
する。従って、出力信号361は“1"となりｌビットタイ
マ370がカウント動作を開始する。ｌビットタイマ380
は、オーバフローによりオーバフロー信号371を出力
し、オーバフローフラグ380を“1"にセットする。
る。まずカウント動作を述べる。CPU320は、命令により
ｌビットタイマ370のイネーブルフラグ360に“1"を設定
する。従って、出力信号361は“1"となりｌビットタイ
マ370がカウント動作を開始する。ｌビットタイマ380
は、オーバフローによりオーバフロー信号371を出力
し、オーバフローフラグ380を“1"にセットする。
CPU320は、命令により内部データバス330を介してオ
ーバフローフラグ380の値を読み込んでテストし、オー
バフローフラグ380が“1"の時“0"にクリアし、時間の
カウント処理を行なう。このため、ｌビットタイマ370
のオーバフロー時間を短かくし過ぎると、フラグのテス
ト命令の頻度が高くなり、CPU320の処理効率は著しく低
下する。また、時計用のタイマでは１秒をカウントする
ためオーバフロー時間を0.5秒より長くできない。従っ
て、通常オーバフロー時間は、0.5秒でありｌビットタ
イマ370のビット数とクロック信号341の周波数の組み合
せにより設定する。
ーバフローフラグ380の値を読み込んでテストし、オー
バフローフラグ380が“1"の時“0"にクリアし、時間の
カウント処理を行なう。このため、ｌビットタイマ370
のオーバフロー時間を短かくし過ぎると、フラグのテス
ト命令の頻度が高くなり、CPU320の処理効率は著しく低
下する。また、時計用のタイマでは１秒をカウントする
ためオーバフロー時間を0.5秒より長くできない。従っ
て、通常オーバフロー時間は、0.5秒でありｌビットタ
イマ370のビット数とクロック信号341の周波数の組み合
せにより設定する。
次にカウント動作の停止について述べる。CPU320は、
命令により、ｌビットタイマ370のイネーブルフラグ360
に“0"を設定する。出力信号361は、“0"となりｌビッ
トタイマ370は、“0"に初期化されカウント動作を停止
する。
命令により、ｌビットタイマ370のイネーブルフラグ360
に“0"を設定する。出力信号361は、“0"となりｌビッ
トタイマ370は、“0"に初期化されカウント動作を停止
する。
従って、再びイネーブルフラグ360に“1"を設定する
ことにより時間合わせが可能である。
ことにより時間合わせが可能である。
上述した従来の時計用のタイマを内蔵するシングルチ
ップマイクロコンピュータは、タイマブロックをｌビッ
トタイマとイネーブルフラグにより構成し、時計用のタ
イマの機能として時間合わせ動作を行なうためにイネー
ブルフラグを“0"に設定するとｌビットタイマがカウン
ト動作を停止してしまうので、時間用タイマとしてしか
動作せず、インターバルタイマとして兼用できないとい
う欠点がある。
ップマイクロコンピュータは、タイマブロックをｌビッ
トタイマとイネーブルフラグにより構成し、時計用のタ
イマの機能として時間合わせ動作を行なうためにイネー
ブルフラグを“0"に設定するとｌビットタイマがカウン
ト動作を停止してしまうので、時間用タイマとしてしか
動作せず、インターバルタイマとして兼用できないとい
う欠点がある。
本発明の目的は、時計用タイマとインターバルタイマ
を兼用できるシングルチップマイクロコンピュータを提
供することにある。
を兼用できるシングルチップマイクロコンピュータを提
供することにある。
本発明のシングルチップマイクロコンピュータは、中
央処理装置と、割込みコントローラと、ｍビット（ｍは
自然数）からなる第１のタイマと、前記第１のタイマの
カウント動作を制御する第１のイネーブルフラグと、ｎ
ビット（ｎは自然数）からなる第２のタイマと、前記第
２のタイマのカウント動作を制御する第２のイネーブル
フラグと、前記第１のイネーブルフラグにより前記第１
のタイマのカウント動作を制御し前記第２のイネーブル
フラグにより前記第２のタイマのカウント動作を制御す
る手段を有することを特徴とする。
央処理装置と、割込みコントローラと、ｍビット（ｍは
自然数）からなる第１のタイマと、前記第１のタイマの
カウント動作を制御する第１のイネーブルフラグと、ｎ
ビット（ｎは自然数）からなる第２のタイマと、前記第
２のタイマのカウント動作を制御する第２のイネーブル
フラグと、前記第１のイネーブルフラグにより前記第１
のタイマのカウント動作を制御し前記第２のイネーブル
フラグにより前記第２のタイマのカウント動作を制御す
る手段を有することを特徴とする。
すなわち、ｌビットタイマをｍビットタイマ（は自然
数かつｍ＜ｌ）とｎビットタイマ（ｎは自然数かつｎ＜
ｌ）で構成し、（ここでｌ＝ｍ＋ｎ）ｍビットタイマを
制御するイネーブルフラグと、ｎビットタイマを制御す
るイネーブルフラグを有し、ｍビットタイマのカウント
動作中に、ｎビットタイマのみのカウント動作を制御で
きる機能を有するため、時計用のタイマを時計用のタイ
マとインターバルタイマとして兼用できかつ、同時に動
作できる。
数かつｍ＜ｌ）とｎビットタイマ（ｎは自然数かつｎ＜
ｌ）で構成し、（ここでｌ＝ｍ＋ｎ）ｍビットタイマを
制御するイネーブルフラグと、ｎビットタイマを制御す
るイネーブルフラグを有し、ｍビットタイマのカウント
動作中に、ｎビットタイマのみのカウント動作を制御で
きる機能を有するため、時計用のタイマを時計用のタイ
マとインターバルタイマとして兼用できかつ、同時に動
作できる。
更にｍビットタイマを制御するイネーブルフラグの前
設定値を記憶し、記憶した前設定値と現在の設定値か
ら、ｍビットタイマのカウント動作を制御するタイマ制
御回路を付加することにより、ｍビットタイマのみを
“0"クリアすると同時に再起動できるため、時計用のタ
イマを時計用のタイマとインターバルタイマとして同時
に動作中に、インターバルタイマのみを再起動できる。
設定値を記憶し、記憶した前設定値と現在の設定値か
ら、ｍビットタイマのカウント動作を制御するタイマ制
御回路を付加することにより、ｍビットタイマのみを
“0"クリアすると同時に再起動できるため、時計用のタ
イマを時計用のタイマとインターバルタイマとして同時
に動作中に、インターバルタイマのみを再起動できる。
〔実施例〕 第１図は本発明の第１の実施例を示すブロック図であ
る。第１の実施例の時計用のタイマを内蔵するシングル
チップマイクロコンピュータについて第１図を参照し、
構成及び動作を説明する。
る。第１の実施例の時計用のタイマを内蔵するシングル
チップマイクロコンピュータについて第１図を参照し、
構成及び動作を説明する。
本実施例の時計用のタイマを内蔵するシングルチップ
マイクロコンピュータは、内蔵する時計用のタイマをイ
ンターバルタイマとして兼用して同時に動作する構成と
なっている。すなわち、タイマブロック100のｍビット
タイマ140と,nビットタイマ150と，セレクタ160と，イ
ネーブルフラグ110と，イネーブルフラグ120と，選択フ
ラグ130と，割込みコントローラに要求フラグ171とマス
クフラグ172を付加したことが第４図に示す従来例との
差異である。従って、従来例と同一な構成要素の説明は
省略し、相違点のみを中心に説明する。
マイクロコンピュータは、内蔵する時計用のタイマをイ
ンターバルタイマとして兼用して同時に動作する構成と
なっている。すなわち、タイマブロック100のｍビット
タイマ140と,nビットタイマ150と，セレクタ160と，イ
ネーブルフラグ110と，イネーブルフラグ120と，選択フ
ラグ130と，割込みコントローラに要求フラグ171とマス
クフラグ172を付加したことが第４図に示す従来例との
差異である。従って、従来例と同一な構成要素の説明は
省略し、相違点のみを中心に説明する。
第１の実施例のタイマブロック100は、内部データバ
ス330を介して、CPU320に接続される。タイマブロック1
00は、イネーブルフラグ110とイネーブルフラグ120と選
択フラグ130とｍビットタイマ140とｎビットタイマ150
とセレクタ160により構成する。
ス330を介して、CPU320に接続される。タイマブロック1
00は、イネーブルフラグ110とイネーブルフラグ120と選
択フラグ130とｍビットタイマ140とｎビットタイマ150
とセレクタ160により構成する。
イネーブルフラグ110は、ｍビットタイマ140のカウン
ト動作を指定するフラクである。イネーブルフラグ110
が“1"の時、出力信号111は“1"となり、“0"の時出力
信号111は“0"となる。ｍビットタイマ140は、出力信号
111が“1"の時、クロック信号241を入力としてアップカ
ンウント動作しオーバフローによりオーバフロー信号14
1をｎビットタイマ150に対して出力し、出力信号111が
“0"の時、ｍビットタイマ140を“0"に初期化して停止
する。
ト動作を指定するフラクである。イネーブルフラグ110
が“1"の時、出力信号111は“1"となり、“0"の時出力
信号111は“0"となる。ｍビットタイマ140は、出力信号
111が“1"の時、クロック信号241を入力としてアップカ
ンウント動作しオーバフローによりオーバフロー信号14
1をｎビットタイマ150に対して出力し、出力信号111が
“0"の時、ｍビットタイマ140を“0"に初期化して停止
する。
分周信号142は、ｍビットタイマ140のｘビット段（ｘ
は自然数）の出力信号であり、分周信号143は、ｍビッ
トタイマ140のｙビット段（ｙは自然数）の出力信号で
ある。ここではｙ＜ｘ＜ｍとする。ｍビットタイマ140
は、分周信号142と分周信号143をセレクタ160に対して
出力する。
は自然数）の出力信号であり、分周信号143は、ｍビッ
トタイマ140のｙビット段（ｙは自然数）の出力信号で
ある。ここではｙ＜ｘ＜ｍとする。ｍビットタイマ140
は、分周信号142と分周信号143をセレクタ160に対して
出力する。
イネーブルフラグ120は、ｎビットタイマ150のカウン
ト動作を指定するフラグである。イネーブルフラグ120
が“1"の時、出力信号121は“1"となり，“0"の時出力
信号121は“0"となる。
ト動作を指定するフラグである。イネーブルフラグ120
が“1"の時、出力信号121は“1"となり，“0"の時出力
信号121は“0"となる。
ｎビットタイマ150は、出力信号121が“1"の時、オー
バフロー信号141を入力としてアップカウント動作し、
オーバフローによりオーバフロー信号151をオーバフロ
ーフラグ380に対して出力し、出力信号121が“0"の時、
ｎビットタイマ150を“0"に初期化して停止する。
バフロー信号141を入力としてアップカウント動作し、
オーバフローによりオーバフロー信号151をオーバフロ
ーフラグ380に対して出力し、出力信号121が“0"の時、
ｎビットタイマ150を“0"に初期化して停止する。
選択フラグ130は、分周信号142か分周信号143の選択
を指定するフラグである。選択フラグ130が“1"の時、
出力信号131は“1"となり、“0"の時出力信号131は“0"
となる。選択フラグ130は出力信号131をセレクタ160に
対して出力する。
を指定するフラグである。選択フラグ130が“1"の時、
出力信号131は“1"となり、“0"の時出力信号131は“0"
となる。選択フラグ130は出力信号131をセレクタ160に
対して出力する。
セレクタ160は出力信号131が“0"の時分周信号142を
選択し“1"の時分周信号143を選択し、出力信号161とし
て割込みコントローラ170に対して出力する。
選択し“1"の時分周信号143を選択し、出力信号161とし
て割込みコントローラ170に対して出力する。
割込みコントローラ170の要求フラグ171は、出力信号
161が“1"の時“1"にセットされ、CPU320が出力する割
込み受付け信号392が“1"の時“0"にクリアするフラグ
である。マスクフラグ172は、割込み要求信号391のCPU3
20に対する出力動作の許可フラグであり、命令により設
定し、“0"の時出力を許可し“1"の時出力を禁止する。
161が“1"の時“1"にセットされ、CPU320が出力する割
込み受付け信号392が“1"の時“0"にクリアするフラグ
である。マスクフラグ172は、割込み要求信号391のCPU3
20に対する出力動作の許可フラグであり、命令により設
定し、“0"の時出力を許可し“1"の時出力を禁止する。
次に、第１の実施例のタイマブロック100の動作につ
いて第２図を参照して説明する。第２図はイネーブルフ
ラグ110とイネーブルフラグ120の設定値による、ｍビッ
トタイマ140とｎビットタイマ150の動作状態を示す図で
ある。CPU320は命令により、内部データバス330を介し
てタイマブロック100のオーバフローフラグ380と，割込
みコントローラ170の要求フラグ171とマスクフラグ172
に各々“0"を書き込んで初期状態を設定する。
いて第２図を参照して説明する。第２図はイネーブルフ
ラグ110とイネーブルフラグ120の設定値による、ｍビッ
トタイマ140とｎビットタイマ150の動作状態を示す図で
ある。CPU320は命令により、内部データバス330を介し
てタイマブロック100のオーバフローフラグ380と，割込
みコントローラ170の要求フラグ171とマスクフラグ172
に各々“0"を書き込んで初期状態を設定する。
次にCPU320は、命令により内部データバス330を介し
て、タイマブロック100のイネーブルフラグ110とイネー
ブルフラグ120に各々“1"を，選択フラグ130に“0"を設
定する。出力信号111が“1"となることによりｍビット
タイマ140は、カウント動作を開始し、出力信号121が
“1"となることによりｎビットタイマ150は、カウント
動作を開始する。ｍビットタイマ140は、クロック信号3
41を入力し、ｙビット段より分周信号143を出力し、ｘ
ビット段より分周信号142を出力する。
て、タイマブロック100のイネーブルフラグ110とイネー
ブルフラグ120に各々“1"を，選択フラグ130に“0"を設
定する。出力信号111が“1"となることによりｍビット
タイマ140は、カウント動作を開始し、出力信号121が
“1"となることによりｎビットタイマ150は、カウント
動作を開始する。ｍビットタイマ140は、クロック信号3
41を入力し、ｙビット段より分周信号143を出力し、ｘ
ビット段より分周信号142を出力する。
出力信号131が“0"であることにより、セレクタ160は
分周信号142を選択する。セレクタ160は分周信号142を
出力信号161として割込みコントローラ170に対して出力
する。分周信号142は“1"となることにより要求フラグ1
71を“1"にセットする。
分周信号142を選択する。セレクタ160は分周信号142を
出力信号161として割込みコントローラ170に対して出力
する。分周信号142は“1"となることにより要求フラグ1
71を“1"にセットする。
割込みコントローラ170は、マスクフラグ172が“0"で
あることにより、割込み要求信号391をCPU320に対して
出力する。CPU320は、割込み要求を受け付けると現在実
行中の命令を終了後、命令実行を中断して、割込み処理
を起動すると同時に割込み受付け信号392を“1"にして
割込みコントローラ170に対し出力する。
あることにより、割込み要求信号391をCPU320に対して
出力する。CPU320は、割込み要求を受け付けると現在実
行中の命令を終了後、命令実行を中断して、割込み処理
を起動すると同時に割込み受付け信号392を“1"にして
割込みコントローラ170に対し出力する。
CPU320は割込み受付け信号392を“1"とすることによ
り、要求フラグ171を“0"にクリアする。従って、タイ
マブロック100はクロック信号341の2x分周時間間隔毎に
CPU320に対して割込み要求信号391を発生するインター
バルタイマとして動作する。ｍビットタイマ140はクロ
ック信号341を入力としてアップカウント動作し、オー
バフローによりオーバフロー信号141を発生する。
り、要求フラグ171を“0"にクリアする。従って、タイ
マブロック100はクロック信号341の2x分周時間間隔毎に
CPU320に対して割込み要求信号391を発生するインター
バルタイマとして動作する。ｍビットタイマ140はクロ
ック信号341を入力としてアップカウント動作し、オー
バフローによりオーバフロー信号141を発生する。
ｎビットタイマ150は、オーバフロー信号141を入力と
してアップカウント動作し、オーバフロー信号141の2n
分周時間間隔毎にオーバフロー信号151を“1"にする。
オーバフロー信号151は“1"となることにより、オーバ
フローフラグ380を“1"にセットする。すなわち、オー
バフローフラグ380は、クロック信号341の2(m+n)分周時
間間隔毎に“1"になる。
してアップカウント動作し、オーバフロー信号141の2n
分周時間間隔毎にオーバフロー信号151を“1"にする。
オーバフロー信号151は“1"となることにより、オーバ
フローフラグ380を“1"にセットする。すなわち、オー
バフローフラグ380は、クロック信号341の2(m+n)分周時
間間隔毎に“1"になる。
CPU320は命令により、内部データバス330を介してオ
ーバフローフラグ380のフラグ値を読みこむ。オーバフ
ローフラグ380が“1"の時、オーバフローフラグ380を
“0"にクリアすると同時に、ソフトウェアでカウント動
作を行なう。
ーバフローフラグ380のフラグ値を読みこむ。オーバフ
ローフラグ380が“1"の時、オーバフローフラグ380を
“0"にクリアすると同時に、ソフトウェアでカウント動
作を行なう。
タイマブロック100は、クロック信号241、の2(m+n)分
周時間間隔毎に、オーバフローフラグ380を“1"にセッ
トすることにより時計用のタイマとして動作する。従っ
て、タイマブロック100は、インターバルタイマかつ時
計用のタイマとして同時に動作する。
周時間間隔毎に、オーバフローフラグ380を“1"にセッ
トすることにより時計用のタイマとして動作する。従っ
て、タイマブロック100は、インターバルタイマかつ時
計用のタイマとして同時に動作する。
時計用のタイマは、時計合わせ動作を行う必要がある
ため、インターバルタイマが動作中であっても、カウン
ト動作を制御できなければならない。
ため、インターバルタイマが動作中であっても、カウン
ト動作を制御できなければならない。
次にタイマブロック100の時計用のタイマの時間合わ
せ動作について述べる。CPU320は、命令により内部デー
タバス330を介してイネーブルフラグ120に“0"を設定す
る。
せ動作について述べる。CPU320は、命令により内部デー
タバス330を介してイネーブルフラグ120に“0"を設定す
る。
出力信号121が“0"となることにより第２図に示すよ
うにｎビットタイマ150のみを“0"に初期化してカウン
ト動作を停止する。ｍビットタイマ140はカウント動作
を継続するためインターバルタイマとしての動作は継続
する。CPU320は、命令により内部データバス330を介し
てイネーブルフラグ120に“1"を設定する。
うにｎビットタイマ150のみを“0"に初期化してカウン
ト動作を停止する。ｍビットタイマ140はカウント動作
を継続するためインターバルタイマとしての動作は継続
する。CPU320は、命令により内部データバス330を介し
てイネーブルフラグ120に“1"を設定する。
ｎビットタイマ150は、イネーブルフラグ120が設定さ
れた後、最初に発生するオーバフロー信号141よりカウ
ント動作を開始し、時計用のタイマとしての動作を再開
する。ここで時計用のタイマはイネーブルフラグ120を
設定してから、ｎビットタイマ150が最初にカウント動
作を開始するまでに最大で｛2m/（クロック信号341の周
波数）｝で表される誤差時間を生じる。
れた後、最初に発生するオーバフロー信号141よりカウ
ント動作を開始し、時計用のタイマとしての動作を再開
する。ここで時計用のタイマはイネーブルフラグ120を
設定してから、ｎビットタイマ150が最初にカウント動
作を開始するまでに最大で｛2m/（クロック信号341の周
波数）｝で表される誤差時間を生じる。
通常、オーバフローフラグ380をセットするカウント
時間間隔は｛2(m+n)/（クロック信号341の周波数）｝＝
0.5（秒）と長いため、ｍビットタイマ140とｎビットタ
イマ150のビット比（m:n）を｛2m/（クロック信号341の
周波数）｝≪｛2(m+n)/（クロック信号341の周波数）｝
となるように構成することにより、誤差時間は、１秒よ
り充分短時間にできる。従ってタイマブロック100を時
計用のタイマとして動作させた場合の時間合わせ精度を
実用上、支障のるい程度に抑えることが容易である。
時間間隔は｛2(m+n)/（クロック信号341の周波数）｝＝
0.5（秒）と長いため、ｍビットタイマ140とｎビットタ
イマ150のビット比（m:n）を｛2m/（クロック信号341の
周波数）｝≪｛2(m+n)/（クロック信号341の周波数）｝
となるように構成することにより、誤差時間は、１秒よ
り充分短時間にできる。従ってタイマブロック100を時
計用のタイマとして動作させた場合の時間合わせ精度を
実用上、支障のるい程度に抑えることが容易である。
例えば、クロック信号341の周波数を4194304MHzと
し、ビット比（m:n）＝18:3とした場合でも、誤差時間
は0.0625秒であり、カウント時間（0.5秒）に比較して
１桁小さい。
し、ビット比（m:n）＝18:3とした場合でも、誤差時間
は0.0625秒であり、カウント時間（0.5秒）に比較して
１桁小さい。
従ってタイマブロック100はインターバルタイマとし
て動作中に同時に時計用のタイマとしての動作が可能で
ある。
て動作中に同時に時計用のタイマとしての動作が可能で
ある。
第３図は、本発明の第２の実施例を示すブロック図で
ある。第２の実施例の時計用のタイマを内蔵するシング
ルチップマイクロコンピュータについて第３図を参照
し、構成及び動作を説明する。第２の実施例の時計用の
タイマを内蔵するシングルチップマイクロコンピュータ
は、第１の実施例に対して、時計用のタイマの動作中に
時計用のタイマ動作に支障を与えることなくインターバ
ルタイマを再起動できることが特徴である。
ある。第２の実施例の時計用のタイマを内蔵するシング
ルチップマイクロコンピュータについて第３図を参照
し、構成及び動作を説明する。第２の実施例の時計用の
タイマを内蔵するシングルチップマイクロコンピュータ
は、第１の実施例に対して、時計用のタイマの動作中に
時計用のタイマ動作に支障を与えることなくインターバ
ルタイマを再起動できることが特徴である。
本実施例は第１の実施例に対して、タイマ制御回路21
0を付加したことが異なる。従って、相違点のみを説明
する。
0を付加したことが異なる。従って、相違点のみを説明
する。
まず第２の実施例の構成を説明する。第２の実施例の
タイマブロック200は、内部データバス330を介してCPU3
20に接続される。
タイマブロック200は、内部データバス330を介してCPU3
20に接続される。
タイマ制御回路210は、出力信号111を入力とし、イネ
ーブルフラグ110の前設定値を記憶し、記憶した前設定
値の出力信号111の値により、ｍビットタイマ140の動作
を制御する出力信号211を出力する。
ーブルフラグ110の前設定値を記憶し、記憶した前設定
値の出力信号111の値により、ｍビットタイマ140の動作
を制御する出力信号211を出力する。
タイマ制御回路210は、前設定値にかかわっらず出力
信号111が“0"の時、出力信号211として“0"を出力し、
前設定値が“0"で出力信号111が“1"の時、出力信号211
として“1"を出力し、前設定値が“1"で出力信号111が
“1"の時、出力信号211として、ｍビットタイマ140を
“0"に初期化するために最小限必要な時間幅の“0"を出
力し後、再び“1"を出力する。
信号111が“0"の時、出力信号211として“0"を出力し、
前設定値が“0"で出力信号111が“1"の時、出力信号211
として“1"を出力し、前設定値が“1"で出力信号111が
“1"の時、出力信号211として、ｍビットタイマ140を
“0"に初期化するために最小限必要な時間幅の“0"を出
力し後、再び“1"を出力する。
次に、第２の実施例のタイマブロック200の動作につ
いて第３図を参照し説明する。オーバフローフラグ380
と，要求フラグ171と，マスクフラグ172に対する初期状
態の設定とイネーブルフラグ110と，イネーブルフラグ1
20と，選択フラグ130の設定は、第１の実施例と同一と
する。
いて第３図を参照し説明する。オーバフローフラグ380
と，要求フラグ171と，マスクフラグ172に対する初期状
態の設定とイネーブルフラグ110と，イネーブルフラグ1
20と，選択フラグ130の設定は、第１の実施例と同一と
する。
タイマ制御回路210は、記憶値が“0"で出力信号111が
“1"となることにより、出力信号211を“1"としてｍビ
ットタイマ140に対し出力する。ｍビットタイマ140は、
出力信号211が“1"となることにより、カウント動作を
開始し、タイマブロック200は、クロック信号341の2x分
周時間間隔毎に、CPU320に対して割込み処理の起動を要
求するインターバルタイマとして動作する。同時に、タ
イマブロック200はｎビットタイマ150のカウント動作に
よりクロック信号341の2(m+n)分周時間間隔毎にオーバ
フローフラグ380を“1"にセットすることにより時計用
のタイマとして動作する。
“1"となることにより、出力信号211を“1"としてｍビ
ットタイマ140に対し出力する。ｍビットタイマ140は、
出力信号211が“1"となることにより、カウント動作を
開始し、タイマブロック200は、クロック信号341の2x分
周時間間隔毎に、CPU320に対して割込み処理の起動を要
求するインターバルタイマとして動作する。同時に、タ
イマブロック200はｎビットタイマ150のカウント動作に
よりクロック信号341の2(m+n)分周時間間隔毎にオーバ
フローフラグ380を“1"にセットすることにより時計用
のタイマとして動作する。
次にタイマブロック200のインターバルタイマの再起
動の動作について説明する。CPU320は命令を実行し、内
部データバス330を介してイネーブルフラグ110に“1"に
設定する。
動の動作について説明する。CPU320は命令を実行し、内
部データバス330を介してイネーブルフラグ110に“1"に
設定する。
タイマ制御回路210は、記憶値が“1"で、出力信号111
が“1"となることにより、ｍビットタイマ140のみを
“0"に初期化して再起動する。ｎビットタイマ150は、
カウント動作を継続するが、ｍビットタイマ140を再起
動すると最大で（ｍビットタイマ140の初期化時間）＋
（ｍビットタイマ140のオーバフロー時間）≒誤差時間
分の遅れ時間を生じる。
が“1"となることにより、ｍビットタイマ140のみを
“0"に初期化して再起動する。ｎビットタイマ150は、
カウント動作を継続するが、ｍビットタイマ140を再起
動すると最大で（ｍビットタイマ140の初期化時間）＋
（ｍビットタイマ140のオーバフロー時間）≒誤差時間
分の遅れ時間を生じる。
ここで、ｍビットタイマ140とｎビットタイマ150のビ
ット比（m:n）を誤差時間≪0.5（秒）となるように構成
すると、誤差時間は１秒比較して充分短時間であるた
め、時計用のタイマの精度として実用上支障のない値と
なる。
ット比（m:n）を誤差時間≪0.5（秒）となるように構成
すると、誤差時間は１秒比較して充分短時間であるた
め、時計用のタイマの精度として実用上支障のない値と
なる。
従ってタイマブロック300は、時計用のタイマ及びイ
ンターバルタイマとして同時に動作中に、時計用のタイ
マ動作に支障を与えることなくインターバルタイマのみ
再起動できる。
ンターバルタイマとして同時に動作中に、時計用のタイ
マ動作に支障を与えることなくインターバルタイマのみ
再起動できる。
以上説明したように、本発明は時計用のタイマブロッ
クを内蔵するシングルチップマイクロコンピュータにお
いて、タイマブロックを、ｍビットタイマと,nビットタ
イマと,mビットタイマのカウント動作を制御するイネー
ブルフラグと,nビットタイマのカウント動作を制御する
イネーブルフラグで構成し、ｍビットタイマがカウント
動作中にｎビットタイマのみのカウント動作の制御を可
能とすることにより、時計用のタイマのタイマブロック
を時計用のタイマと、インターバルタイマとして兼用
し、且つ同時に動作できる効果がある。
クを内蔵するシングルチップマイクロコンピュータにお
いて、タイマブロックを、ｍビットタイマと,nビットタ
イマと,mビットタイマのカウント動作を制御するイネー
ブルフラグと,nビットタイマのカウント動作を制御する
イネーブルフラグで構成し、ｍビットタイマがカウント
動作中にｎビットタイマのみのカウント動作の制御を可
能とすることにより、時計用のタイマのタイマブロック
を時計用のタイマと、インターバルタイマとして兼用
し、且つ同時に動作できる効果がある。
更にｍビットタイマのイネーブルフラグの設定値と、
前設定値よりカウント動作を制御するタイマ制御回路を
付加し、ｍビットタイマのみを“0"に初期化すると同時
に再起動できることにより時計用のタイマを時計用のタ
イマとインターバルタイマとして同時に動作中に時計用
のタイマ動作に支障を与えることなく、インターバルタ
イマのみを再起動できる効果がある。
前設定値よりカウント動作を制御するタイマ制御回路を
付加し、ｍビットタイマのみを“0"に初期化すると同時
に再起動できることにより時計用のタイマを時計用のタ
イマとインターバルタイマとして同時に動作中に時計用
のタイマ動作に支障を与えることなく、インターバルタ
イマのみを再起動できる効果がある。
第１図は本発明の第１の実施例の時計用タイマを内蔵す
るシングルチップマイクロコンピュータのブロック図、
第２図は本発明の第１の実施例の動作を示す図、第３図
は本発明の第２の実施例の時計用タイマを内蔵するシン
グルチップマイクロコンピュータのブロック図、第４図
は従来の時計用タイマを内蔵するシングルチップマイク
ロコンピュータのブロック図である。 100……タイマブロック、110……イネーブルフラグ、11
1……出力信号、120……イネーブルフラグ、121……出
力信号、130……選択フラグ、131……出力信号、140…
…ｍビットタイマ、141……オーバフロー信号、142,143
……分周信号、150……ｎビットタイマ、151……オーバ
フロー信号、160……セレクタ、161……出力信号、170
……割込みコントローラ、171……要求フラグ、172……
マスクフラグ、200……タイマブロック、210……タイマ
制御回路、211……出力信号、300……シングルチップマ
イクロコンピュータ、310……メモリ、320……中央処理
装置、330……内部データバス、340……クロック発生回
路、341……クロック信号、350……タイマブロック、36
0……イネーブルフラグ、361……出力信号、370……ｌ
ビットタイマ、371……オーバフロー信号、380……オー
バフローフラグ、390……割込みコントローラ、391……
割込み要求信号、392……割込み受付け信号、400,401…
…端子。
るシングルチップマイクロコンピュータのブロック図、
第２図は本発明の第１の実施例の動作を示す図、第３図
は本発明の第２の実施例の時計用タイマを内蔵するシン
グルチップマイクロコンピュータのブロック図、第４図
は従来の時計用タイマを内蔵するシングルチップマイク
ロコンピュータのブロック図である。 100……タイマブロック、110……イネーブルフラグ、11
1……出力信号、120……イネーブルフラグ、121……出
力信号、130……選択フラグ、131……出力信号、140…
…ｍビットタイマ、141……オーバフロー信号、142,143
……分周信号、150……ｎビットタイマ、151……オーバ
フロー信号、160……セレクタ、161……出力信号、170
……割込みコントローラ、171……要求フラグ、172……
マスクフラグ、200……タイマブロック、210……タイマ
制御回路、211……出力信号、300……シングルチップマ
イクロコンピュータ、310……メモリ、320……中央処理
装置、330……内部データバス、340……クロック発生回
路、341……クロック信号、350……タイマブロック、36
0……イネーブルフラグ、361……出力信号、370……ｌ
ビットタイマ、371……オーバフロー信号、380……オー
バフローフラグ、390……割込みコントローラ、391……
割込み要求信号、392……割込み受付け信号、400,401…
…端子。
Claims (9)
- 【請求項１】中央処理装置と、割込みコントローラと、
ｍビット（ｍは自然数）からなる第１のタイマと、前記
第１のタイマのカウント動作を制御する第１のイネーブ
ルフラグと、前記第１のタイマの出力信号を入力とする
ｎビット（ｎは自然数）からなる第２のタイマと、前記
第２のタイマのカウント動作を制御する第２のイネーブ
ルフラグと、前記第１のイネーブルフラグおよび前記第
２のイネーブルフラグを制御する手段とを含み、前記第
１のタイマの任意のビットから得られる分周段出力がイ
ンタバルタイマ出力とし、前記第２のタイマの出力が時
計用タイマ出力とすることを特徴とするシングルチップ
マイクロコンピュータ。 - 【請求項２】前記制御手段は第２のイネーブルフラグを
制御して時計タイマの時間合せを行うことを特徴とする
請求項１記載のシングルチップマイクロコンピュータ。 - 【請求項３】前記インタバルタイマ出力によって前記割
込みコントローラに割込みを発生させる請求項１または
２記載のマイクロコンピュータ。 - 【請求項４】前記第１のイネーブルフラグの値により前
記第１のタイマのカウント動作を制御するタイマ制御回
路と、命令により前記第１のイネーブルフラグに設定し
たデータ結果により前記タイマ制御回路が前記第１のタ
イマを“0"にクリア後再起動させる手段とを有すること
を特徴とする請求項1,2または３記載のシングルチップ
マイクロコンピュータ。 - 【請求項５】前記第１のタイムのｘ（ｘは自然数）ビッ
ト目の分周段出力とｙ（ｙは自然数でｘ＞ｙ）ビット目
の分周段出力とを選択するセレクタを含む請求項1,2,3
または４記載のシングルチップマイクロコンピュータ。 - 【請求項６】前記第１のタイマのビット数ｍと前記第２
のタイマのビット数ｎとの関係を｛2m/前記第１のタイ
マに入力するクロック信号周波数｝より｛2(m+n)/前記
第１のタイマに入力するクロック信号周波数｝が十分大
となるように決めることを特徴とする請求項1,2,3また
は４記載のシングルチップマイクロコンピュータ。 - 【請求項７】中央処理装置と割込みコントローラと、ク
ロック信号をカウントするｍビットタイマと、前記ｍビ
ットタイマのオーバーフロー信号をカウントするｎビッ
トタイマと、前記ｍビットタイマの動作を制御する第１
のイネーブルフラグと、前記ｎビットタイマの動作を制
御する第２のイネーブルフラグとを含み、前記第２のイ
ネーブルフラグを制御して時計タイマの時間合わせを行
い、前記ｎビットタイマのオーバーフロー信号によって
時間を計測するとともに、前記ｍビットタイマの分周段
出力をインタバルタイマの出力とすることを特徴とする
シングルチップマイクロコンピュータ。 - 【請求項８】前記オーバーフロー信号によって制御され
るオーバーフローフラグを含む請求項７記載のシングル
チップマイクロコンピュータ。 - 【請求項９】前記インタバルタイマの出力によって前記
割込みコントローラに割込みを発生させる請求項７また
は８記載のシングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268948A JP2738141B2 (ja) | 1990-10-05 | 1990-10-05 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268948A JP2738141B2 (ja) | 1990-10-05 | 1990-10-05 | シングルチップマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04145510A JPH04145510A (ja) | 1992-05-19 |
| JP2738141B2 true JP2738141B2 (ja) | 1998-04-08 |
Family
ID=17465517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268948A Expired - Lifetime JP2738141B2 (ja) | 1990-10-05 | 1990-10-05 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738141B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200138413A (ko) * | 2018-11-21 | 2020-12-09 | 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 | 네트워크 온칩 데이터 처리 방법 및 장치 |
| US11797467B2 (en) | 2018-10-18 | 2023-10-24 | Shanghai Cambricon Information Technology Co., Ltd. | Data processing device with transmission circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5540678B2 (ja) | 2009-12-09 | 2014-07-02 | 富士通株式会社 | 情報処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223886A (ja) * | 1985-07-25 | 1987-01-31 | 本田技研工業株式会社 | 自動二輪車 |
| JP2504044B2 (ja) * | 1987-03-31 | 1996-06-05 | 日本電気株式会社 | パルス計測装置 |
-
1990
- 1990-10-05 JP JP2268948A patent/JP2738141B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11797467B2 (en) | 2018-10-18 | 2023-10-24 | Shanghai Cambricon Information Technology Co., Ltd. | Data processing device with transmission circuit |
| US11809360B2 (en) | 2018-10-18 | 2023-11-07 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11841816B2 (en) | 2018-10-18 | 2023-12-12 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11868299B2 (en) | 2018-10-18 | 2024-01-09 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11880330B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11880329B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Arbitration based machine learning data processor |
| US11880328B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| US11960431B2 (en) | 2018-10-18 | 2024-04-16 | Guangzhou University | Network-on-chip data processing method and device |
| US11971836B2 (en) | 2018-10-18 | 2024-04-30 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
| KR20200138413A (ko) * | 2018-11-21 | 2020-12-09 | 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 | 네트워크 온칩 데이터 처리 방법 및 장치 |
| KR102539572B1 (ko) * | 2018-11-21 | 2023-06-01 | 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 | 네트워크 온칩 데이터 처리 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04145510A (ja) | 1992-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181938A (en) | Processor device | |
| EP0127440A2 (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| JPH048809B2 (ja) | ||
| EP0715259B1 (en) | Watchdog timer lock-up prevention circuit | |
| JPH02156334A (ja) | 情報処理装置 | |
| JP2725205B2 (ja) | マイクロコントローラのカウンタ・タイマー回路 | |
| JP2738141B2 (ja) | シングルチップマイクロコンピュータ | |
| US5361365A (en) | Microprocessor for selectively performing cold and warm starts | |
| JP2677719B2 (ja) | 情報処理装置 | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP2512119B2 (ja) | マイクロプロセッサ | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JP2856715B2 (ja) | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 | |
| JPH08101778A (ja) | データ処理装置 | |
| JP3367949B2 (ja) | 画像データ処理装置 | |
| JP2000353098A (ja) | 割り込み制御回路 | |
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPH05258087A (ja) | マイコン | |
| JPH1185684A (ja) | Ｉ／ｏアクセス制御回路 | |
| JPH05334098A (ja) | 割込み制御方法及び割込み制御装置 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JP2003131890A (ja) | 割込み制御装置 | |
| JPH05173672A (ja) | マイクロコンピュータ | |
| JPH0786792B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |