JPS6269352A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサの構成に関し、特に、出力
ポートを介して出力される信号のタイムベースエラーの
少ないマイクロプロセッサを提供するものである。

従来の技術 近年、ノイマン方式のマイクロプロセッサはあらゆる方
面で多用されており、その構成としては、順次実行され
る命令群からなるプログラムを格納するプログラム格納
手段と、ディジタルデータの読み書きが可能なデータ格
納手段と、５デイジクルデータの演算を実行する演算手
段と、前記データ格納手段の入出力端子と前記演算手段
の入出力端子を接続するデータバスと、前記プログラム
格納手段から送出される命令に基づいて前記データ格納
手段と前記演算手段の動作をコントロールするコントロ
ール手段ト、命令のタイミング信号を発生するタイミン
グジェネレータと、前記タイミングジェネレータの出力
に基づいて前記プログラム格納手段に格納された特定の
命令を選択する命令選択手段を備えていることに特徴づ
けられる。また、その代表的な構成が特公昭５８−３３
５８４号公報（以下、文献１と略記する。）に示されて
いる。

発明が解決しようとする問題点 ところで、前記文献１に示されるようなノイマン方式の
マイクロプロセッサばあらかしめ定められた順序にした
がってデータの処理を実行していくために、プログラム
が膨大になるにつれて非同期で入力される外部データの
取り込みやそれに基づくデータの処理の４Ｊイクルが長
くなり、その結果、事象が発生してからマイクロプロセ
ッサから出力信号が送出されるまでの時間のばらつき、
すなわち、タイムベースエラーがかなり大きくなるとい
う問題を有している。

このような問題に対し′Ｃ１従来は割り込みという手段
が用いられてきたが、割り込み要求があってもその時点
で実行している命令を処理してしまわないと割り込み処
理に移行できないため、マイクロプロセッサが割り込み
サービスルーチンを開始するまでの時間そのものにタイ
ムベースエラーが発生してしまう。

問題点を解決するための手段 前記した問題点を解決するために本発明のマイクロプロ
セッサは、プリセットデータがデータバスから供給され
るタイマー手段と、プログラム格納手段から送出される
命令に基づいて前記データバスに送出されるデータを取
り込むマスターラッチ部と、前記タイマー手段からの出
力信号によって前記マスターラッチ部のデータを取り込
むスレイブランチ部からなる出力ポートを（Ｊｉ＃えて
いる。

作用 本発明では前記した構成によって、出力ポートを介して
出力される信号のタイムベースエラーの少ないマイクロ
プロセッサを得ることができる。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明の一実施例におけるマイクロプロセッサ
の構成図を示したものであり、順次実行される命令群か
らなるプログラムが格納されるプログラマブル口ジ７ク
アレイ　（図中においてＰＬＡなる略記号で示されてい
る。以下、ＰＬＡと略記する。）１００と、ディジタル
データの読み書きを行うランダムアクセスメモリ　（図
中においてＲＡＭなる略記号で示されている。以下、Ｒ
ＡＭと略記する。）２００およびレジスタファイル２５
０と、ディジタルデータの算術および論理演算を実行す
る第１の演算器（一般にはＡＬＵなる略記号で示される
。）３００および第２の演算器３５０と、前記ＲＡＭ２
００および前記レジスタファイル２５０の共通の入出力
端子とｎｉｉ記演算器３００．３５０の入出力端子を接
続するデータバス４００と、前記Ｐ　Ｌ　Ａ　１００か
ら送出される命令に基づいて前記ＲＡＭ２００．　　レ
ジスタファイル２５０と前記演算器３００．３５０の動
作をコントロールするコントロールバス４５０と、外部
クロック入力端子１０に供給されるクロック信号をもと
に命令の実行タイミング信号を発生するタイミングジェ
ネレータ（図中において１゛Ｇなる略記号で示されてい
る。）５００と、前記タイミングジェネレータ５００の
出力に基づいて前記ＰＬＡ１００に格納された特定の命
令を選択する第１のプログラマブルカウンタ（図中にお
いてＰＣＩなる略記号で示されている。）６００と、前
記第１のプログラマブルカウンタ６００による命令の選
択に続いて前記タイミングジェネレータ５００の出力に
基づいて前記ＰＬＡ１００の特定の命令を選択する第２
のプログラマブルカウンタ（図中においてＰＣ２なる略
記号で示されている。）６５０と、前記第２のプログラ
マブルカウンタ６５０によって選択されて実行されるプ
ログラムの開始位置が前記第１のプログラマブルカウン
タ６００によって選択された命令によって格納されるウ
ィンドウ７００を備えている。また、前記タイミングジ
ェネレータ５００の出力信号がクロック信号として供給
される１６ビツトのカウンタ８００と、前記カウンタ８
００のカウント値を前記データバス４００に送出するた
めのスイッチ回路９００と、前記カウンタ８００の特定
のビット出力信号と前記第１のプログラマブルカウンタ
６００の特定のカウント値を示す出力信号（例えば、〔
０００・００）をデコー１゛する出力信号、）の周波数
比較を行って、プログラムが無限ループに突入したとき
などに前記第１のプログラマブルカウンタ６００と前記
第２のプログラマブルカウンタ６５０をリセットする周
波数比較器１０００を備えている。さらに、前記タイミ
ングジェネレータ５００の出力信号をクロック信号とし
、外部信号入力端子２０に印加される信号のエツジが到
来したときもしくはプログラムによってスタートさせら
れたときに動作するタイマー１１００と、前記タイ？−
１１００の出力信号によってマスターラッチ部のデータ
がスレイブララチ部に転送されるマスタースレイプ形式
の出力ポート１２００と、前記データバス４００に送出
されるデータを取り込んでアナログ電圧に変換するＤ−
Ａコンバータ１３００と、前記コントロールバス４５０
に送出される指令にしたがって前記データバス４００に
特定のデータを送出する読みだし専用メモリ　（図中に
おいてＲＯＭなる略記号で示されている。以下、ＲＯＭ
と略記する。＞１４００と、前記ＲＡＭ２０Ｑ＃よび前
記レジスタファイル２５０のアドレスを選択する（前記
ＲＡＭ２００および前記レジスタファイル２５０はたが
いに異なるアドレス上に配置されている。）アドレスデ
コーダ１５００ならびに前記ＲＯＭ１４００のアドレス
を選択するアドレスデコーダ１６００を備えている。な
お、入力コントローラ１７００は、外部信号入力端子３
０．４０．５０．６０．７０．８０に印加される入力信
号の工７ジが到来したときに、その時点のカウンタ８０
０のカウント値をレジスタファイル２５０の中の特定の
レジスタに転送させる（同時に複数の入力信号のエツジ
が到来したときには、複数のレジスタが選択される。）
とともに、図示されてはいない入力信号受は付はフラグ
をセットするａ能を有している。

以上のように構成されたマイクロプロセッサについて、
第１図に示した構成図と、第２図に示した主要部のタイ
ミングチャートによりその動作を説明する。

まず、第２図Ａば第１図の外部クロック入力端子１０に
供給されるクロック信号波形を示したものであり、第２
図Ｂはタイミングジェネレータ５００を介してカウンタ
８００およびタイマー１１００、入力コントローラ１７
００に供給されるクロック信号波形を示したものであり
、第２図Ｃ，Ｄはそれぞれタイミングジェネレータ５０
０を介して第１．第２のプログラマブルカウンタ６００
．６５０に供給されるクロック信号波形を示したもので
ある。また、第２図ＥはＰＬＡｌｏｏからコントロール
バス４５０に送出される命令の実行サイクルを表してい
る。さらには、第２図Ｆはデータバス４００に送出され
るデータの切り換えサイクルを表している。

つまり、第１のプログラマブルカウンタ６００によって
ＰＬＡ】ＯＯの特定の命令が選択されて、第２図ＥのＭ
記号を付したタイミングにおいてコントロールバス４５
０にその命令が送出された後に、第２のプログラマブル
カウンタ６５０によって選択された命令が、第２図Ｅの
Ｓ記号を付したタイミングにおいてコントロールバス４
５０に送出されることになる。第２図Ｆに示されたデー
タバス４００の切り換え肋間が第２図Ｅに示されたコン
トロールバス４５０のそれに比べて半分になっているの
は、第２図Ｂの信号波形がアクティブレヘルにある期間
を入力コントローラ１７００によるカウンタ８００のカ
ウント値のレジスタファイル２５０への転送に割り当て
ているためである、なお、第１．第２のプログラマブル
カウンタはそれぞれ第２図Ｃ，Ｄの矢印を付したエツジ
においてカウント値を更新させられるが、第２図Ｅにお
いて、実際に命令がコントロールバス４５０に送出され
るタイミングが半周期遅らされているのは、ＰＬＡｌｏ
ｏでの遅延マージンを考慮したためである。

このように、第１図に示したマイクロプロセッサでは、
ＰＩ、Ａ１００に対して第１のプログラマブルカウンタ
６００と第２のプログラマブルカウンタ６５０が時分割
で交互にアドレッシングを行うこ、票、ニー”ｋるが、
両者が独立して別個の処理を実行するのではなく、第１
のブ１コゲラマプルヵウンタ６００による命令群の実行
に伴って発」１−る事後処理を第２のプログラマブルカ
ウンタンタロ５０によって実行される処理においζ引き
受ける形をとっている。このために、ウィンドウ７００
には第２のプログラマブルカウンタ６５０による処理の
開始位置が格納される。

さて、第３図は第１図のタイマー１１００と出力ポート
１２００の内部構成図を、１＜シたもので、タイミング
ジニネレータ５００からの出力信号が信号線路１１０１
およびＡＮＤゲー）１１０２を介してクロック信号とし
てタイマーカウンタ１１ｏ３に供給され、データバス４
００がらのプリセットデータと、Ｕ−カルパス１１１０
からのあらがしめ準備された固定のプリセットデータが
切換器１１０４に供給され、必要に応じてタイマーコン
トローラ１１５０からの切換信号にょっ一ζ切り換えら
れて前記タイマーカウンタ１１ｏ３にプリセットされる
。前記タイマーコントＬＪ−；１１１５０は、信号、線
路１１０５を介しパ夕■１り謬り）の工・ジが到来した
ときには固定のプリセットデータを前記タイマーカウン
タ１１０３にプリセットし、コントロールバス４５０の
一部である信号線路４５１からのタイマースタート信号
が封来したときには前記データバス４００からのプリセ
ットデータを前記タイマーカウンタ１１０３にプリセッ
トする。

前記タイマーコントローラ１１５０は、前記切換器１１
０４に切換信号を送出した後に前記タイマーカウンタ１
１０３にプリセット信号を送出し、次にＮＯＲゲート１
１０６にスタート信号を送出する６前記タイマーカウン
タ１１０３がカウントダウンを開始してそのカウント値
が〔００・・・０００〕になると、ＮＯＲゲート１１０
７からの信号によって前記ＮＯＲゲート１１０６とＮＯ
Ｒゲート１１０８によるフリップフロップの出力状態が
反転してタイマーの動作は終了する。なお、前記タイマ
ーカウンタ１１０３がカウント動作を続けている間は信
号線路１１０９にはタイマー動作中え・「す（３号が現
われる。

一方、出カポ−）１２００の部分はデータバス４００に
送出されるデータを取ｉ７＋込ｔトマスターラッチ部１
２１０と、信号線路１１０５を介して外部入力信号の状
態を取り込むレヘ２ルラソ千１２２０と、タイマー１１
００を構成−ｑ゛るＮ　Ｏｒ、！デート１１０７からの
出力信号に才ってｉＨｉ記マスターラッチ部１２１０お
よび前記Ｌ・ヘルラノ千１２２０のデータを取り込むス
レイブラッチ部１２３０とからなる。データバス４００
から前記？スターラッチ部１２１０へのデータの取り込
み＋、ｔ　ｐ　Ｉ−Ａ１００から送出される命令Ｇこよ
っζ行われるが、前記マスターうノチ部！２１０お３Ｌ
、び１１１１記１ノベルラツチ１２２０から前記スレイ
ブラッチ部１２３０へのデータの転送はタイマー１１ｆ
ＬＯに、ｙ、って行われることになる。

このよ・）に、マスターラッチ部１２１０がらスレイブ
ラッチ部１２３０へのデータの転送がタイ？−１１００
によって自動的に行われるように構成することによって
、非同期で人力される夕）部信号のエツジを検出してか
らあらかじめ決められた時間後に出力ポート１２００か
ら出ｆＪ　４’ｇ号を送出させる場合にはタイムベース
エラーを最小限に押さえることができる。

すなわち、第３図の信号線路１１０５を介して入力され
る外部信号に対してはソフトウェアを介さずに、ローカ
ルバス１１１０から供給されるブ・リセットデータとタ
イマーカウンタ１１０３に供給されるクロック信号の周
期に比例した時間後にスレイブラッチ部１２３０から出
力信号が送出されるので、タイムベースエラーは実質的
に前記クロック信号の一周期以内となるが、第１図の外
部信号入力端子３０〜８０に印加される人力信号のエツ
ジが到来してから一定時間経過後に出力ポート１２００
を介して出力信号を送出する場合にも同様にタイムベー
スエラーを最小限に押さえることができる。例えば、第
１図に示した実施例において外部信号入力端子３０〜８
０のいずれかに印加される人力信号のエツジが到来する
と、その直後に入力コントローラ１７００がその時点の
タイミング情報としてカウンタ８００のカウント値をレ
ジスタファイル２５０の８亥当エリアに転送するので、
入力信号の正確な到来時点はソフトウェアによっても確
認することが可能であり、その時点を起点にしてソフト
ウェアによるカウンタ（一般にはＲＡＭ２００の中の任
意のエリアに、設置される。）を用いて出力ポート１２
００から出力信号を送出すべき目標時点が近づくまで、
他の処理を含む巡回プログラムループにおいてチェック
を続行し、目標時点までの残り時間がタイマー１１００
の動作可能範囲内になった時点でその時間差データをデ
ータバス４００に送出してタイマー動作を開始させれば
、出力ポート１２００からはタイムベースエラーの少な
い出力信号が得られる。この場合には、結果的にタイマ
ー１１００と出力ポート１２００の構成がソフトウェア
タイマーによるタイムベースエラーを吸収することにな
る。

したがって、第１図および第３図に示したマイクロプロ
セッサではタイムベースエラーの少ない出力信号を容易
に得ることができる。

発明の効果 本発明のマイクロプロセッサは以上の説明からも明らか
なように、順次実行される命令群からなるプログラムを
格納するプログラム格納手段（ＰＬＡｌｏｏ）と、ディ
ジタルデータの読み書きが可能なデータ格納手段（ＲＡ
Ｍ２００）と、ディジタルデータの演算を実行する演算
手段（演算器３００，３５０）と、前記データ格納手段
の入出力端子と前記演算手段の入出力端子を接続するデ
ータバス４００と、前記プログラム格納手段から送出さ
れる命令に基づいて前記データ格納手段と前記演算手段
の動作をコントロールするコントロール手段（コントロ
ールバス４５０）と、命令の実行タイミング信号を発生
するタイミングジェネレータ５００の出力に基づいて前
記プログラム格納手段に格納された特定の命令を選択す
る命令選択手段（第１のプログラマブルカウンタ６００
）と、プリセットデータが前記データバスから供給され
るタイマー手段（タイマー１１００）と、前記プログラ
ム格納手段から送出される命令に＋１パ・昌（前記デー
タバスに送出されるデータを取り込むマスターラッチ部
と、前記タイマー手段からの出力信号によって前記マス
ターラッチ部のデータを取り込むスレイブランチ部から
なる出力ポート１２００を備えたことを特徴とするもの
で、出力ポートを介して出力される信号のタイムベース
エラーの少ないマイクロプロセッサを得ることができ、
大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロプロセッサ
の構成図、第２図は第１図の主要部のタイミングチャー
ト、第３図はタイマー部と出力ポート部の具体的な構成
例を示すブロック構成図である。 １０Ｑ・・・・・・ＰＬＡ、２００・・・・・・Ｉ１２
ＡＭ、３００・・・・・・演算器、３５０・・・・・・
演算器、４００・・・・・・データバス、４５０・・・
・・・コシトロールバス、５００・・・・・・タイミン
グジェネレータ、６００・・・・・・第１のプログラマ
ブルカウンタ、１１００・・・・・・タイマー、１２０
０・・・・・・出力ポート、１２１０・・・・・・マス
ターラッチ部、１２３０・・・・・・スレイブラッチ部
。 代理人の氏名　弁理士　中尾敏男　ほか１名第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）順次実行される命令群からなるプログラムを格納
   するプログラム格納手段と、ティジタルデータの読み書
   きが可能なデータ格納手段と、ディジタルデータの演算
   を実行する演算手段と、前記データ格納手段の入出力端
   子と前記演算手段の入出力端子を接続するデータバスと
   、前記プログラム格納手段から送出される命令に基づい
   て前記データ格納手段と前記演算手段の動作をコントロ
   ールするコントロール手段と、命令の実行タイミング信
   号を発生するタイミングジェネレータと、前記タイミン
   グジェネレータの出力に基づいて前記プログラム格納手
   段に格納された特定の命令を選択する命令選択手段と、
   プリセットデータが前記データバスから供給されるタイ
   マー手段と、前記プログラム格納手段から送出される命
   令に基づいて前記データバスに送出されるデータを取り
   込むマスターラッチ部と、前記タイマー手段からの出力
   信号によって前記マスターラッチ部のデータを取り込む
   スレイブラッチ部からなる出力ポートを備えてなるマイ
   クロプロセッサ。
2. （２）タイミングジェネレータからの出力信号をクロッ
   ク信号とし、データバスからのプリセットデータとあら
   かじめ準備された固定のプリセットデータとを切り換え
   てプリセット可能なタイマーカウンタと、外部信号のエ
   ッジが到来したときには前記固定のプリセットデータを
   前記タイマーカウンタにプリセットし、コントロールバ
   スからのタイマースタート信号が到来したときには前記
   データバスからのプリセットデータを前記カウンタにプ
   リセットするタイマーコントローラによってタイマー手
   段を構成してなる特許請求の範囲第１項記載のマイクロ
   プロセッサ。