JPH04192037A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04192037A JPH04192037A JP32688490A JP32688490A JPH04192037A JP H04192037 A JPH04192037 A JP H04192037A JP 32688490 A JP32688490 A JP 32688490A JP 32688490 A JP32688490 A JP 32688490A JP H04192037 A JPH04192037 A JP H04192037A
- Authority
- JP
- Japan
- Prior art keywords
- task
- comparison
- data
- comparison data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000013500 data storage Methods 0.000 claims description 15
- 230000000052 comparative effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は比較型タイマを含む半導体集積回路に関し、特
にその比較型タイマを使用しタスク切替えを可能にした
半導体集積回路を提供する。
にその比較型タイマを使用しタスク切替えを可能にした
半導体集積回路を提供する。
［従来の技術］
第３図はワンチップマイクロコンピュータに内蔵され、
従来の比較型タイマを使用しタスク切替えを行う半導体
集積回路のブロック図である。
従来の比較型タイマを使用しタスク切替えを行う半導体
集積回路のブロック図である。
図において、基準クロック入力をカウントクロックとし
たフリーランカウンタ（１）のカウンタ値か、比較器１
（１４）、比較器２ （１５）、・・・比較器ｋ（１
Ｂ）に入力されている。また比較器１（１４）、比較器
２（１５）、−・・比較器ｋ （１６）には比較レジス
タ１ （１１）、比較レジスタ２ （１２）、 −・・
比較レジスタｋ （１３）に格納されている比較データ
１．比較データ２．・・・比較データｋかそれぞれ入力
されている。そして、比較器１ （１４） 、比較器２
（１５）、・・・比較器ｋ（ＩＦ＋）の一致検出出力１
．一致検出出力２．・・・一致検出出力ｋが割込制御回
路（１７）に入力されている。さらに割込制御回路（１
７）の割込要求出力が中央演算処理装置（１０）に入力
されている。
たフリーランカウンタ（１）のカウンタ値か、比較器１
（１４）、比較器２ （１５）、・・・比較器ｋ（１
Ｂ）に入力されている。また比較器１（１４）、比較器
２（１５）、−・・比較器ｋ （１６）には比較レジス
タ１ （１１）、比較レジスタ２ （１２）、 −・・
比較レジスタｋ （１３）に格納されている比較データ
１．比較データ２．・・・比較データｋかそれぞれ入力
されている。そして、比較器１ （１４） 、比較器２
（１５）、・・・比較器ｋ（ＩＦ＋）の一致検出出力１
．一致検出出力２．・・・一致検出出力ｋが割込制御回
路（１７）に入力されている。さらに割込制御回路（１
７）の割込要求出力が中央演算処理装置（１０）に入力
されている。
次に、第４図の動作タイミンク波形図に従って動作につ
いて説明する。フリーランカウンタ（１）は”００”
（以下”００”は１６進数を表すものとする）を初期値
とし、”ＦＦ”でオーバーフローし再び”００”よりア
ップカウントし続けるカウンタである。今、タスク１の
処理か実行されており、比較レジスタ１ （１１）、比
較レジスタ２ （１２）の内容比較デーデー、比較テー
タ２はそわぞれ”０３”、 ” ＯＢ”になっている。
いて説明する。フリーランカウンタ（１）は”００”
（以下”００”は１６進数を表すものとする）を初期値
とし、”ＦＦ”でオーバーフローし再び”００”よりア
ップカウントし続けるカウンタである。今、タスク１の
処理か実行されており、比較レジスタ１ （１１）、比
較レジスタ２ （１２）の内容比較デーデー、比較テー
タ２はそわぞれ”０３”、 ” ＯＢ”になっている。
基準クロックによりア・ノブカウントされ、フリーラン
カウンタ（１）の内容が”０３゛となり、図中Ａのタイ
ミンクで比較器１ （１４）の一致検圧出力１がＨにな
る。その後、図中Ｂのタイミングで割込制御回路（１７
）が中央演算処理装置（１０）に割込要求出力を出力す
る。ＣからＤの区間で、前述の割込要求を受けた中央演
算処理装置（ｌＯ）はタスクをタスク１からタスク２に
切り替える処理をＯ５などのソフトウェアによって行う
。そして上述したような動作で順次タスクを切り替えて
いく。
カウンタ（１）の内容が”０３゛となり、図中Ａのタイ
ミンクで比較器１ （１４）の一致検圧出力１がＨにな
る。その後、図中Ｂのタイミングで割込制御回路（１７
）が中央演算処理装置（１０）に割込要求出力を出力す
る。ＣからＤの区間で、前述の割込要求を受けた中央演
算処理装置（ｌＯ）はタスクをタスク１からタスク２に
切り替える処理をＯ５などのソフトウェアによって行う
。そして上述したような動作で順次タスクを切り替えて
いく。
［発明か解決しようとする課題］
多要因の割込処理のためのタスク切替処理を比較型タイ
マ割込などの割込発生後にＯ５なとのソフトウェアなと
で行うと、高速およびリアルタイム性を必要とするシス
テムでは適切かつ高速なタスク切替によって処理てきな
いという問題点かあった。
マ割込などの割込発生後にＯ５なとのソフトウェアなと
で行うと、高速およびリアルタイム性を必要とするシス
テムでは適切かつ高速なタスク切替によって処理てきな
いという問題点かあった。
この発明は上記のような問題点を解決するためになされ
たもので、多要因の割込処置の処理を最適かつ高速なタ
スク切替処理を行うことのできる半導体集積回路を得る
ことを目的とする。
たもので、多要因の割込処置の処理を最適かつ高速なタ
スク切替処理を行うことのできる半導体集積回路を得る
ことを目的とする。
［課題を解決するための手段］
本発明に係る半導体集積回路は、複数の比較データを順
次比較し割込を発生させることのできる比較型タイマを
含む半導体集積回路に、タスク選択切替処理用のタスク
データを比較型タイマの割込発生に従って読み込み、そ
れによってタスク切替を制御する手段を加えて構成した
ものである。
次比較し割込を発生させることのできる比較型タイマを
含む半導体集積回路に、タスク選択切替処理用のタスク
データを比較型タイマの割込発生に従って読み込み、そ
れによってタスク切替を制御する手段を加えて構成した
ものである。
［作用］
本発明における半導体集積回路は、高速、リアルタイム
性を必要とするシステムにおける多要因の割込処理のた
めのタスク切替処理の最適化および高速化を図ることか
できる。
性を必要とするシステムにおける多要因の割込処理のた
めのタスク切替処理の最適化および高速化を図ることか
できる。
「実施例コ
以下、本発明の一実施例を図について説明する。
第１図はワンチップマイクロコンピュータに内蔵された
本発明の一実施例の回路ブロック図である。
本発明の一実施例の回路ブロック図である。
図において、基準クロック入力をカウントクロックとし
たフリーランカウンタ（１）のカウンタの値と、比較レ
ジスタ（２）の値か比較器（３）に入力されており、比
較器（３）の一致検出出力か比較型タイマ制御回路（５
）とタスク切替制御回路（８）に入力されている。比較
型タイマ制御回路（５）は比較データを複数個格納した
比較データ記憶回路（４）の該当比較データを指し示す
比較データ用ポインタ制御出力を出力し、比較データ用
ポインタ（６）を制御する。比較レジスタ（２）には比
較データ記憶回路（４）より比較データ用ポインタ（６
）によって、指し示されている任意の比較データが入力
されている。タスク切替制御回路（８）はタスクデータ
を複数個格納したタスクデータ記憶回路（７）の該当タ
スクデータを指し示すタスクデータ用ポインタ（９）制
御出力を出力し、タスクデータ用ポインタ（９）を制御
する。タスク切替制御回路（８）にはタスクデータ記憶
回路（７） よりタスクデータ用ポインタ（９）によっ
て指し示されている任意のタスクデータが入力されてい
る。そしてタスク切替制御回路（８）のタスク制御出力
は中央演算処理装置（１０）に入力されている。
たフリーランカウンタ（１）のカウンタの値と、比較レ
ジスタ（２）の値か比較器（３）に入力されており、比
較器（３）の一致検出出力か比較型タイマ制御回路（５
）とタスク切替制御回路（８）に入力されている。比較
型タイマ制御回路（５）は比較データを複数個格納した
比較データ記憶回路（４）の該当比較データを指し示す
比較データ用ポインタ制御出力を出力し、比較データ用
ポインタ（６）を制御する。比較レジスタ（２）には比
較データ記憶回路（４）より比較データ用ポインタ（６
）によって、指し示されている任意の比較データが入力
されている。タスク切替制御回路（８）はタスクデータ
を複数個格納したタスクデータ記憶回路（７）の該当タ
スクデータを指し示すタスクデータ用ポインタ（９）制
御出力を出力し、タスクデータ用ポインタ（９）を制御
する。タスク切替制御回路（８）にはタスクデータ記憶
回路（７） よりタスクデータ用ポインタ（９）によっ
て指し示されている任意のタスクデータが入力されてい
る。そしてタスク切替制御回路（８）のタスク制御出力
は中央演算処理装置（１０）に入力されている。
次に第２図の動作タイミング波形図に従って動作につい
て説明する。フリーランカウンタ（１）は初期値を”０
０”とし、”ＦＦ”でオーバーフローし再び”００”よ
りアップカウントし続けるカウンタである。
て説明する。フリーランカウンタ（１）は初期値を”０
０”とし、”ＦＦ”でオーバーフローし再び”００”よ
りアップカウントし続けるカウンタである。
合本実施例のワンチップマイクロコンピュータはタスク
１の処理が実行されており、比較レジスタ（２）には比
較データ１”０３”が格納されている。
１の処理が実行されており、比較レジスタ（２）には比
較データ１”０３”が格納されている。
そして、タスクデータ１がタスク切替制御回路（８）に
それぞれ読み込まれている。比較データ用ポインタ（６
）およびタスクデ−タ用ポインタ（９）はそれぞれ比較
データ１およびタスクデータ１を指し示している。基準
クロックによるアップカウントによってフリーランカウ
ンタ（１）の値が”０３”になり、図中Ａのタイミング
で一致検出出力がＨとなる。図中Ｂのタイミングで、比
較デ゛−タ用ポインタ（６）およびタスクデータ用ポイ
ンタ（９）は比較データ２およびタスクデータ２を指し
示し、タスクデータ２かタスク切替制御回路（８）に読
み込まれる。図中Ｃのタイミングで、比較データ２が比
較レジスタ（２）に読み込まれ、タスク切替制御回路（
８）よりタスク制御出力が中央演算処理装置（１０）に
出力される。その後、図中りのタイミングで、中央演算
処理装置（１０）は実行タスクをタスク１からタスク２
に切り替える。このようにしてＯ８なとのソフトウェア
を用いず順次タスクを切り替える。
それぞれ読み込まれている。比較データ用ポインタ（６
）およびタスクデ−タ用ポインタ（９）はそれぞれ比較
データ１およびタスクデータ１を指し示している。基準
クロックによるアップカウントによってフリーランカウ
ンタ（１）の値が”０３”になり、図中Ａのタイミング
で一致検出出力がＨとなる。図中Ｂのタイミングで、比
較デ゛−タ用ポインタ（６）およびタスクデータ用ポイ
ンタ（９）は比較データ２およびタスクデータ２を指し
示し、タスクデータ２かタスク切替制御回路（８）に読
み込まれる。図中Ｃのタイミングで、比較データ２が比
較レジスタ（２）に読み込まれ、タスク切替制御回路（
８）よりタスク制御出力が中央演算処理装置（１０）に
出力される。その後、図中りのタイミングで、中央演算
処理装置（１０）は実行タスクをタスク１からタスク２
に切り替える。このようにしてＯ８なとのソフトウェア
を用いず順次タスクを切り替える。
この時比較データ記憶回路（４）およびタスクデータ記
憶回路（７）の比較データおよびタスクデータを適切に
設定することにより１個々のタスクを適切な時間で切替
ることかできる。なお、前述のデータの設定方法はハー
ドウェア的あるいはソフトウェア的に行えるものとする
。
憶回路（７）の比較データおよびタスクデータを適切に
設定することにより１個々のタスクを適切な時間で切替
ることかできる。なお、前述のデータの設定方法はハー
ドウェア的あるいはソフトウェア的に行えるものとする
。
［発明の効果］
以上のように本発明によれば、複数の比較データを順次
比較し、割込を発生させることのできる比較型タイマを
含む半導体集積回路に、タスク選択切替処理用のタスク
データを比較型タイマの割込発生に応じて読み込み、そ
れによってタスク切替を制御する手段を加えて構成した
ので、これにより多要因の割込処理のためのタスク切替
処理を高速かつ柔軟に処理できる。
比較し、割込を発生させることのできる比較型タイマを
含む半導体集積回路に、タスク選択切替処理用のタスク
データを比較型タイマの割込発生に応じて読み込み、そ
れによってタスク切替を制御する手段を加えて構成した
ので、これにより多要因の割込処理のためのタスク切替
処理を高速かつ柔軟に処理できる。
第１図は本発明の一実施例である比較□型タイマを使用
しタスク切替を行う半導体集積回路のブロック図、第２
図は第１図の回路の動作タイミング波形図、第３図は従
来の比較型タイマを使用しタスク切替を行う半導体集積
回路のブロック図、第４図は第３図の回路の動作タイミ
ング波形図である。 図において、１はフリーランカウンタ、２は比較レジス
タ、３は比較器、４は比較データ記憶回路、５は比較型
タイマ制御回路、６は比較データ用ポインタ、７はタス
クデータ記憶回路、８はタスク切替制御回路、９はタス
クデータ用ポインタ、ｌＯは中央演算処理装置を示す。 なお、図中、同一符号は同一、または相当部分を示す。 代理人 大 岩 増 雄 第１図 第３図
しタスク切替を行う半導体集積回路のブロック図、第２
図は第１図の回路の動作タイミング波形図、第３図は従
来の比較型タイマを使用しタスク切替を行う半導体集積
回路のブロック図、第４図は第３図の回路の動作タイミ
ング波形図である。 図において、１はフリーランカウンタ、２は比較レジス
タ、３は比較器、４は比較データ記憶回路、５は比較型
タイマ制御回路、６は比較データ用ポインタ、７はタス
クデータ記憶回路、８はタスク切替制御回路、９はタス
クデータ用ポインタ、ｌＯは中央演算処理装置を示す。 なお、図中、同一符号は同一、または相当部分を示す。 代理人 大 岩 増 雄 第１図 第３図
Claims (1)
- 【特許請求の範囲】 ある周波数のクロックを基本クロックとして、このクロ
ックをカウントしこのカウンタの値を出力するフリーラ
ンカウンタと、 格納および出力するデータが前記フリーランカウンタと
の比較データになる比較レジスタと、前記フリーランカ
ウンタの出力値と前記比較レジスタの出力値とを入力と
して比較・一致検出を行い、この一致検出結果を出力す
る比較手段とを備えた比較一致検出回路と、前記比較レ
ジスタに格納する比較データを複数個格納し、比較デー
タ用ポインタの指し示す比較データ番地に格納された比
較データを出力する手段を備えた比較データ記憶回路と
、 前記比較データ記憶回路に複数個格納される比較データ
の内のある１つの比較データが格納される番地を指し示
し選択する手段を備えた前記比較データ用ポインタと、
前記比較データ記憶回路の出力する比較データを前記比
較レジスタへの読み込みを制御する比較データ読み込み
制御手段とを備えた比較型タイマ制御回路と、 タスクデータを複数個格納し、タスクデータ用ポインタ
の指し示すタスクデータ番地に格納されたタスクデータ
を後述するタスク切替制御御回路に出力する手段を備え
たタスクデータ記憶回路と、 前記タスクデータ記憶回路に複数個格納されるタスクデ
ータの内のある一つのタスクデータが格納される番地を
指し示し選択する手段を備えた前記タスクデータ用ポイ
ンタと、前記タスクデータ記憶回路の出力するタスクデ
ータを読み込み、そのタスクデータに従ってタスク切替
を制御する手段とを備えたタスク切替制御回路とによっ
て構成されたことを特徴とす半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32688490A JPH04192037A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32688490A JPH04192037A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192037A true JPH04192037A (ja) | 1992-07-10 |
Family
ID=18192824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32688490A Pending JPH04192037A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04192037A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120813A (ja) * | 1992-10-07 | 1994-04-28 | Mitsubishi Electric Corp | カウンタ回路 |
-
1990
- 1990-11-27 JP JP32688490A patent/JPH04192037A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120813A (ja) * | 1992-10-07 | 1994-04-28 | Mitsubishi Electric Corp | カウンタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763296A (en) | Watchdog timer | |
| JPH0454255B2 (ja) | ||
| JPH06348507A (ja) | マイクロコンピュータ | |
| JPH04192037A (ja) | 半導体集積回路 | |
| JPH04195638A (ja) | 半導体集積回路 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH04209020A (ja) | マイクロコンピュータ | |
| JP3068317B2 (ja) | マイクロコンピュータ | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH0580089A (ja) | タイマ装置 | |
| JP2517943B2 (ja) | タイマ装置 | |
| JP2844624B2 (ja) | データ処理装置 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPS63268044A (ja) | ウオツチ・ドツグ・タイマ | |
| JPS6316317A (ja) | コンピユ−タシステムのリセツト装置 | |
| JPH07175406A (ja) | プログラマブルコントローラのスキャン起動制御方式 | |
| JPS61226839A (ja) | イベント処理方式 | |
| JPH01185738A (ja) | アドレストレース回路 | |
| JPS6349946A (ja) | 演算処理装置 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS62113239A (ja) | マイクロ命令生成方式 | |
| JPH03246603A (ja) | 高速カウンタ | |
| JPH04225409A (ja) | マイクロコンピュータシステム | |
| JPS61187044A (ja) | 情報処理装置 |