JP2631541B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2631541B2 JP2631541B2 JP1002531A JP253189A JP2631541B2 JP 2631541 B2 JP2631541 B2 JP 2631541B2 JP 1002531 A JP1002531 A JP 1002531A JP 253189 A JP253189 A JP 253189A JP 2631541 B2 JP2631541 B2 JP 2631541B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- clock
- interrupt
- programmable controller
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブルコントローラに関し、特にリ
アルタイム制御を要求する機械装置を制御するのに好適
なプログラマブルコントローラに関する。
アルタイム制御を要求する機械装置を制御するのに好適
なプログラマブルコントローラに関する。
第３図は従来のプログラマブルコントローラの要部を
示している。図において１はクロック発生回路であっ
て、周期T1のクロックCLK1及び周期T2（T2＞T1）のクロ
ックCLK2を発し、これらのクロックは割込処理回路２に
入力され、前者は第１プログラム実行回路21に、後者は
第２プログラム実行回路22に与えられる。
示している。図において１はクロック発生回路であっ
て、周期T1のクロックCLK1及び周期T2（T2＞T1）のクロ
ックCLK2を発し、これらのクロックは割込処理回路２に
入力され、前者は第１プログラム実行回路21に、後者は
第２プログラム実行回路22に与えられる。
割込処理回路２においてはクロックCLK1,CLK2夫々が
入力される都度、割込処理プログラムが起動され、第１
プログラム実行回路21,第２プログラム実行回路22の夫
々において割込処理にて第１プログラム，第２プログラ
ムが各実行される。
入力される都度、割込処理プログラムが起動され、第１
プログラム実行回路21,第２プログラム実行回路22の夫
々において割込処理にて第１プログラム，第２プログラ
ムが各実行される。
〔発明が解決しようとする課題〕 従来のプログラマブルコントローラは以上の如く動作
するものであるので、即時応答が望まれる、他の割込信
号が制御対象より発生してもプログラムが割込処理中で
あれば実行が待たされ、リアルタイム制御が不可能であ
るという問題点があった。
するものであるので、即時応答が望まれる、他の割込信
号が制御対象より発生してもプログラムが割込処理中で
あれば実行が待たされ、リアルタイム制御が不可能であ
るという問題点があった。
本発明は斯かる問題点を解決するためになされたもの
であり、他の割込信号が発生するとその時点で処理でき
るようにしたプログラマブルコントローラを提供するこ
とを目的とする。
であり、他の割込信号が発生するとその時点で処理でき
るようにしたプログラマブルコントローラを提供するこ
とを目的とする。
本発明のプログラマブルコントローラは、一定周期の
クロックを割込信号として受付けて、該クロックによる
割込を最も低い実行レベルとして所定信号を出力する割
込処理回路と、該割込処理回路の前記所定信号を受付け
た場合に、前記信号を消失させる手段と、前記クロック
の複数の周期に亘って一つのプログラムを複数に分割し
て実行する手段とを備える。
クロックを割込信号として受付けて、該クロックによる
割込を最も低い実行レベルとして所定信号を出力する割
込処理回路と、該割込処理回路の前記所定信号を受付け
た場合に、前記信号を消失させる手段と、前記クロック
の複数の周期に亘って一つのプログラムを複数に分割し
て実行する手段とを備える。
前記クロックによる割込を最も実行レベルが低いもの
としておく。このクロックが与えられた時点でプログラ
ムを実行することとし、クロックを割込信号として受付
けると割込処理回路が出力する信号と消失させるから、
他の割込信号が与えられた場合にはその割込処理が実行
可能となる。これによりリアルタイムでの実行が可能で
ある。
としておく。このクロックが与えられた時点でプログラ
ムを実行することとし、クロックを割込信号として受付
けると割込処理回路が出力する信号と消失させるから、
他の割込信号が与えられた場合にはその割込処理が実行
可能となる。これによりリアルタイムでの実行が可能で
ある。
以下本発明をその実施例を示す地面に基づいて詳述す
る。
る。
第１図は本発明のプログラマブルコントローラの要部
を示すブロック図であり、クロック発生回路１が発する
周期ＴのクロックCLKは割込処理回路２へ割込信号とし
て与えられ、割込処理回路２はそれを受けるとフリップ
・フロップ20をセットし、割込処理を終了する。フリッ
プ・フロップ20の状態はプログラム処理回路７によって
常時監視する。即ちプログラム処理回路７は第２図に示
すようにフリップ・フロップ20がセットされると（S
1）、フリップ・フロップ20へこれをリセットすべき信
号を発し、また第１プログラムを実行する（S2）。次に
第２プログラムをＣ分割してなる部分プログラムの第１
番目を実行する（S3）。次にこの部分プログラムの番号
を計数するカウンタの内容Ｎを＋１して（S4）次順に備
える。そしてＮ＝Ｃであるか否かを調べ（S5）、Ｎ≠Ｃ
であればS1〜S5を反復実行する。つまり再度フリップ・
フロップの常態監視を行うステップS1からの実行とな
る。そしてＮ≠ＣとなったところでＮ＝１に戻す（S
6）。
を示すブロック図であり、クロック発生回路１が発する
周期ＴのクロックCLKは割込処理回路２へ割込信号とし
て与えられ、割込処理回路２はそれを受けるとフリップ
・フロップ20をセットし、割込処理を終了する。フリッ
プ・フロップ20の状態はプログラム処理回路７によって
常時監視する。即ちプログラム処理回路７は第２図に示
すようにフリップ・フロップ20がセットされると（S
1）、フリップ・フロップ20へこれをリセットすべき信
号を発し、また第１プログラムを実行する（S2）。次に
第２プログラムをＣ分割してなる部分プログラムの第１
番目を実行する（S3）。次にこの部分プログラムの番号
を計数するカウンタの内容Ｎを＋１して（S4）次順に備
える。そしてＮ＝Ｃであるか否かを調べ（S5）、Ｎ≠Ｃ
であればS1〜S5を反復実行する。つまり再度フリップ・
フロップの常態監視を行うステップS1からの実行とな
る。そしてＮ≠ＣとなったところでＮ＝１に戻す（S
6）。
このような処理によればクロックCLKの周期ＴごとにS
1〜S5の処理が実行され、つまり第１プログラムが実行
され、これをＣ回実行することで第２プログラムの全体
が実行されることになる。
1〜S5の処理が実行され、つまり第１プログラムが実行
され、これをＣ回実行することで第２プログラムの全体
が実行されることになる。
この間において外部から割込信号が割込処理回路２に
与えられると、割込処理回路２はそれをプログラム処理
回路７へ与える。プログラム処理回路７はこの割込に対
応するプログラムを実行する。この実行の間、第1,第２
プログラムの実行が待たされることは勿論である。
与えられると、割込処理回路２はそれをプログラム処理
回路７へ与える。プログラム処理回路７はこの割込に対
応するプログラムを実行する。この実行の間、第1,第２
プログラムの実行が待たされることは勿論である。
なお以上の実施例では２種類のクロックのプログラム
（第１プログラム…T,第２プログラム…Ｃ×Ｔ）が同時
的に実行レベルの低いレベルにて実行処理されることに
なる。３種類以上のプログラムについても同様に実行す
ることが可能である。
（第１プログラム…T,第２プログラム…Ｃ×Ｔ）が同時
的に実行レベルの低いレベルにて実行処理されることに
なる。３種類以上のプログラムについても同様に実行す
ることが可能である。
以上のように本発明によれば、複数の異なったクロッ
ク周期にてプログラム処理が夫々実行可能となるのであ
る。そして実行レベルを低くすることにより、即時応答
の必要があるプロセス等からの割込信号に対しても即時
に実行処理が可能でありリアルタイム制御が可能なプロ
グラマブルコントローラが実現できる。
ク周期にてプログラム処理が夫々実行可能となるのであ
る。そして実行レベルを低くすることにより、即時応答
の必要があるプロセス等からの割込信号に対しても即時
に実行処理が可能でありリアルタイム制御が可能なプロ
グラマブルコントローラが実現できる。
第１図は本発明のプログラマブルコントローラの要部の
ブロック図、第２図はプログラム処理回路の処理手順を
示すフローチャート、第３図は従来のプログラマブルコ
ントローラの要部のブロック図である。 １……クロック発生回路、２……割込処理回路 ７……プログラム処理回路 20……フリップ・フロップ なお、図中、同一符号は同一、又は相当部分を示す。
ブロック図、第２図はプログラム処理回路の処理手順を
示すフローチャート、第３図は従来のプログラマブルコ
ントローラの要部のブロック図である。 １……クロック発生回路、２……割込処理回路 ７……プログラム処理回路 20……フリップ・フロップ なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】一定周期のクロックを発生するクロック発
生回路と、 前記クロックを割込信号として受付けて、該クロックに
よる割込を最も低い実行レベルとして、所定信号を出力
する割込処理回路と、 該割込処理回路の前記所定信号を受付けた場合に前記信
号を消失させる手段と、 前記クロックの複数の周期に亘って一つのプログラムを
複数に分割して実行する手段と を具備することを特徴とするプログラマブルコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002531A JP2631541B2 (ja) | 1989-01-09 | 1989-01-09 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002531A JP2631541B2 (ja) | 1989-01-09 | 1989-01-09 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02183303A JPH02183303A (ja) | 1990-07-17 |
| JP2631541B2 true JP2631541B2 (ja) | 1997-07-16 |
Family
ID=11531965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002531A Expired - Fee Related JP2631541B2 (ja) | 1989-01-09 | 1989-01-09 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2631541B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212904A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | 電気サ−ボ装置の速度制御装置 |
| JPS6037003A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 |
| JPS62210511A (ja) * | 1986-03-11 | 1987-09-16 | Fanuc Ltd | プログラマブルコントロ−ラのシ−ケンス・プログラムの実行方法 |
| JPS6349802A (ja) * | 1986-08-19 | 1988-03-02 | Keyence Corp | プログラマブルコントロ−ラ |
-
1989
- 1989-01-09 JP JP1002531A patent/JP2631541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02183303A (ja) | 1990-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367550A (en) | Break address detecting circuit | |
| JP2725205B2 (ja) | マイクロコントローラのカウンタ・タイマー回路 | |
| JP2631541B2 (ja) | プログラマブルコントローラ | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH0761004B2 (ja) | クロック発生回路 | |
| JP3137025B2 (ja) | データ処理システムの暴走検出方法 | |
| JP2906254B2 (ja) | プログラマブル・コントローラ | |
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPH0366847B2 (ja) | ||
| JPH03128677A (ja) | パルス幅変調インバータ制御装置 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH04205152A (ja) | 制御装置の監視装置 | |
| JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
| JP2777133B2 (ja) | 中央演算処理装置 | |
| JP4156148B2 (ja) | タスクスケジューリング装置 | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPS6011946A (ja) | プログラマブルコントロ−ラ | |
| JPH02192315A (ja) | パルス発生装置 | |
| JPH0580174B2 (ja) | ||
| JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
| JPS59168548A (ja) | プログラム実行遅延装置 | |
| JP2002183110A (ja) | マイクロコンピュータ及びカウント処理方法 | |
| JPS63268044A (ja) | ウオツチ・ドツグ・タイマ | |
| JPH04332056A (ja) | マイクロコンピュータ | |
| JPH10254510A (ja) | シーケンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |