JPH10254510A - シーケンサ - Google Patents
シーケンサInfo
- Publication number
- JPH10254510A JPH10254510A JP5264897A JP5264897A JPH10254510A JP H10254510 A JPH10254510 A JP H10254510A JP 5264897 A JP5264897 A JP 5264897A JP 5264897 A JP5264897 A JP 5264897A JP H10254510 A JPH10254510 A JP H10254510A
- Authority
- JP
- Japan
- Prior art keywords
- time
- sequencer
- simulation
- magnification
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 アプリケーションプログラムのシミュレーシ
ョンを簡易、かつ安価なシミュレーション装置で実行可
能なシーケンサを提供すること。 【解決手段】 ＣＰＵ１Ａ、メモリ１Ｂ、Ｉ／Ｏ部１
Ｃ、伝送部１Ｄ、ベースクロック発生器１Ｅなどを備え
たシーケンサ１に、分周などによるクロック伸長手段１
Ｆ、通常動作用時間伸長倍率部１Ｇ、シミュレーション
用時間伸長倍率部１Ｈ、時間伸長倍率選択手段１Ｉを追
設する。時間伸長倍率選択手段１Ｉは、通常動作時に倍
率（×１）を、シミュレーション時に倍率（×Ｎ）を選
択して、クロック伸長手段１Ｆに付与する。両時間伸長
倍率部１Ｇ及び１Ｈは、シーケンサ１の内部メモリに設
け、外部からローダによりその倍率を容易に変更可能と
する。これにより、時間要素の動作の基準となるベース
クロックの周期を時間伸長倍率だけ伸ばして、プログラ
ム無変更で時間伸長を実現させる。
ョンを簡易、かつ安価なシミュレーション装置で実行可
能なシーケンサを提供すること。 【解決手段】 ＣＰＵ１Ａ、メモリ１Ｂ、Ｉ／Ｏ部１
Ｃ、伝送部１Ｄ、ベースクロック発生器１Ｅなどを備え
たシーケンサ１に、分周などによるクロック伸長手段１
Ｆ、通常動作用時間伸長倍率部１Ｇ、シミュレーション
用時間伸長倍率部１Ｈ、時間伸長倍率選択手段１Ｉを追
設する。時間伸長倍率選択手段１Ｉは、通常動作時に倍
率（×１）を、シミュレーション時に倍率（×Ｎ）を選
択して、クロック伸長手段１Ｆに付与する。両時間伸長
倍率部１Ｇ及び１Ｈは、シーケンサ１の内部メモリに設
け、外部からローダによりその倍率を容易に変更可能と
する。これにより、時間要素の動作の基準となるベース
クロックの周期を時間伸長倍率だけ伸ばして、プログラ
ム無変更で時間伸長を実現させる。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラマブルコ
ントローラとも称されるシーケンサ、特にそのアプリケ
ーションプログラムのシミュレーション実行時に利用す
る制御周期伸長手段に関する。
ントローラとも称されるシーケンサ、特にそのアプリケ
ーションプログラムのシミュレーション実行時に利用す
る制御周期伸長手段に関する。
【０００２】
【従来の技術】シーケンサのアプリケーションプログラ
ムのシミュレーションを、シーケンサの外でモデルを構
築して実行する一般的なシステムを図５に示す。図中、
１１はシーケンサ、１２はモデル応答計算用コンピュー
タ、１３は高速演算装置、１４は伝送線である。シーケ
ンサ１１は、ＣＰＵ１１Ａ、メモリ１１Ｂ、Ｉ／Ｏ部
（入出力機能）１１Ｃ、伝送部１１Ｄなどを備えてい
る。また、モデル応答計算用コンピュータ１２は、高速
ＣＰＵ１２Ａ、メモリ１２Ｂ、Ｉ／Ｏ部１２Ｃ、伝送部
１２Ｄ、前記高速演算装置１３との接続に用いるインタ
フェース部（Ｉ／Ｆ部）１２Ｅなどを備えており、シー
ケンサ１１とはシーケンサ１１の持つ伝送機能（Ｉ／Ｏ
部１１Ｃや伝送部１１Ｄ）で結合される。
ムのシミュレーションを、シーケンサの外でモデルを構
築して実行する一般的なシステムを図５に示す。図中、
１１はシーケンサ、１２はモデル応答計算用コンピュー
タ、１３は高速演算装置、１４は伝送線である。シーケ
ンサ１１は、ＣＰＵ１１Ａ、メモリ１１Ｂ、Ｉ／Ｏ部
（入出力機能）１１Ｃ、伝送部１１Ｄなどを備えてい
る。また、モデル応答計算用コンピュータ１２は、高速
ＣＰＵ１２Ａ、メモリ１２Ｂ、Ｉ／Ｏ部１２Ｃ、伝送部
１２Ｄ、前記高速演算装置１３との接続に用いるインタ
フェース部（Ｉ／Ｆ部）１２Ｅなどを備えており、シー
ケンサ１１とはシーケンサ１１の持つ伝送機能（Ｉ／Ｏ
部１１Ｃや伝送部１１Ｄ）で結合される。
【０００３】シーケンサ１１が実際に制御する機械また
はシステムに相当する部分は、モデル応答計算用コンピ
ュータ１２及び高速演算装置１３を併用して、ハードウ
ェアとソフトウェアで構成する。高速演算装置１３は、
シーケンサ１１の制御対象が複雑なモデルで、シーケン
サ１１の制御周期が短く、モデル応答計算用コンピュー
タ１２では演算が間に合わない場合に用いる。通常、高
速演算装置１３としては、ＤＳＰ（ディジタルシグナル
プロセッサ）が用いられる。
はシステムに相当する部分は、モデル応答計算用コンピ
ュータ１２及び高速演算装置１３を併用して、ハードウ
ェアとソフトウェアで構成する。高速演算装置１３は、
シーケンサ１１の制御対象が複雑なモデルで、シーケン
サ１１の制御周期が短く、モデル応答計算用コンピュー
タ１２では演算が間に合わない場合に用いる。通常、高
速演算装置１３としては、ＤＳＰ（ディジタルシグナル
プロセッサ）が用いられる。
【０００４】図６に上記シミュレーションシステムの動
作タイミングを示す。モデルの応答は、シーケンサ１１
が制御周期内にデータを出力する、出力処理が終わって
から次の周期に演算用のデータを取り込むまでの間の期
間Ｔ0内に計算する。
作タイミングを示す。モデルの応答は、シーケンサ１１
が制御周期内にデータを出力する、出力処理が終わって
から次の周期に演算用のデータを取り込むまでの間の期
間Ｔ0内に計算する。
【０００５】
【発明が解決しようとする課題】しかし、このようなシ
ミュレーションシステムでは、シーケンサ１１のアプリ
ケーションプログラムが実時間で実行されるため、シー
ケンサ１１の制御周期が短く、制御対象のモデルが複雑
な演算を要求する場合、シミュレーション用装置全体を
高速動作させなければならず、技術的にシーケンサのプ
ログラム実行に追い付けない場合がある。しかも、シミ
ュレーション装置が高価なものとなる。
ミュレーションシステムでは、シーケンサ１１のアプリ
ケーションプログラムが実時間で実行されるため、シー
ケンサ１１の制御周期が短く、制御対象のモデルが複雑
な演算を要求する場合、シミュレーション用装置全体を
高速動作させなければならず、技術的にシーケンサのプ
ログラム実行に追い付けない場合がある。しかも、シミ
ュレーション装置が高価なものとなる。
【０００６】また、制御周期の変更に伴うアプリケーシ
ョンプログラムの変更が面倒である。一般的にシーケン
サ１１の制御周期（演算周期）だけは容易に変更可能で
あるので、モデル応答計算用コンピュータ１２の演算能
力に合わせて制御周期を伸ばすことが考えられるが、シ
ーケンサ１１のプログラムには、通常オンディレー、オ
フディレータイマなどの時間要素が含まれているので、
単純に制御周期の伸長を行うと、プログラムの動き方が
変わってしまう可能性があり、制御周期に合わせて時間
要素の時定数も変更しなければならない。
ョンプログラムの変更が面倒である。一般的にシーケン
サ１１の制御周期（演算周期）だけは容易に変更可能で
あるので、モデル応答計算用コンピュータ１２の演算能
力に合わせて制御周期を伸ばすことが考えられるが、シ
ーケンサ１１のプログラムには、通常オンディレー、オ
フディレータイマなどの時間要素が含まれているので、
単純に制御周期の伸長を行うと、プログラムの動き方が
変わってしまう可能性があり、制御周期に合わせて時間
要素の時定数も変更しなければならない。
【０００７】そこで本発明は、上記課題を解決し、アプ
リケーションプログラムのシミュレーションを簡易、か
つ安価なシミュレーション装置で実行可能なシーケンサ
を提供することを目的とする。
リケーションプログラムのシミュレーションを簡易、か
つ安価なシミュレーション装置で実行可能なシーケンサ
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、ＣＰＵ、メモ
リ、Ｉ／Ｏ部（入出力機能）、伝送部、ベースクロック
発生器などを備え、被制御機器をシーケンスコントロー
ルするシーケンサにおいて、ベースクロックの分周また
は間引きなどにより、アプリケーションプログラムのシ
ミュレーション時に制御周期を変更する時間伸長手段を
設けたことを特徴とするものであり、時間要素の動作の
基準となるベースクロックの周期を所望時間だけ伸ばす
ことにより、シーケンサのアプリケーションプログラム
を変更することなく時間伸長を実現できる。
リ、Ｉ／Ｏ部（入出力機能）、伝送部、ベースクロック
発生器などを備え、被制御機器をシーケンスコントロー
ルするシーケンサにおいて、ベースクロックの分周また
は間引きなどにより、アプリケーションプログラムのシ
ミュレーション時に制御周期を変更する時間伸長手段を
設けたことを特徴とするものであり、時間要素の動作の
基準となるベースクロックの周期を所望時間だけ伸ばす
ことにより、シーケンサのアプリケーションプログラム
を変更することなく時間伸長を実現できる。
【０００９】
【発明の実施の形態】図１に本発明の一実施形態を示
す。本実施形態では、時間要素の動作の基準となるベー
スクロックの周期を時間伸長倍率だけ伸ばすことによ
り、時間伸長を実現させている。図中、１はシーケン
サ、２はモデル応答計算用コンピュータ、４は伝送線で
ある。シーケンサ１は、ＣＰＵ１Ａ、メモリ１Ｂ、Ｉ／
Ｏ部（入出力機能）１Ｃ、伝送部１Ｄ、ベースクロック
発生器１Ｅなど以外に分周などによるクロック伸長手段
１Ｆ、通常動作用時間伸長倍率部（×１）１Ｇ、シミュ
レーション用時間伸長倍率部（×Ｎ）１Ｈ、時間伸長倍
率選択手段１Ｉを備えている。時間伸長倍率選択手段１
Ｉは、通常動作時に倍率（×１）を、シミュレーション
時に倍率（×Ｎ）を選択して、クロック伸長手段１Ｆに
付与するようにしている。通常動作用時間伸長倍率部
（×１）１Ｇ及びシミュレーション用時間伸長倍率部
（×Ｎ）１Ｈは、シーケンサ１の内部メモリに設け、外
部からローダによりその倍率を容易に変更可能としてい
る。
す。本実施形態では、時間要素の動作の基準となるベー
スクロックの周期を時間伸長倍率だけ伸ばすことによ
り、時間伸長を実現させている。図中、１はシーケン
サ、２はモデル応答計算用コンピュータ、４は伝送線で
ある。シーケンサ１は、ＣＰＵ１Ａ、メモリ１Ｂ、Ｉ／
Ｏ部（入出力機能）１Ｃ、伝送部１Ｄ、ベースクロック
発生器１Ｅなど以外に分周などによるクロック伸長手段
１Ｆ、通常動作用時間伸長倍率部（×１）１Ｇ、シミュ
レーション用時間伸長倍率部（×Ｎ）１Ｈ、時間伸長倍
率選択手段１Ｉを備えている。時間伸長倍率選択手段１
Ｉは、通常動作時に倍率（×１）を、シミュレーション
時に倍率（×Ｎ）を選択して、クロック伸長手段１Ｆに
付与するようにしている。通常動作用時間伸長倍率部
（×１）１Ｇ及びシミュレーション用時間伸長倍率部
（×Ｎ）１Ｈは、シーケンサ１の内部メモリに設け、外
部からローダによりその倍率を容易に変更可能としてい
る。
【００１０】また、モデル応答計算用コンピュータ２
は、ＣＰＵ２Ａ、メモリ２Ｂ、Ｉ／Ｏ部２Ｃ、伝送部２
Ｄなどを備えており、シーケンサ１とはアプリケーショ
ンプログラムのシミュレーション時にシーケンサ１の持
つ伝送機能（Ｉ／Ｏ部１Ｃや伝送部１Ｄ）で結合され
る。
は、ＣＰＵ２Ａ、メモリ２Ｂ、Ｉ／Ｏ部２Ｃ、伝送部２
Ｄなどを備えており、シーケンサ１とはアプリケーショ
ンプログラムのシミュレーション時にシーケンサ１の持
つ伝送機能（Ｉ／Ｏ部１Ｃや伝送部１Ｄ）で結合され
る。
【００１１】図２に動作タイミングを示す。通常は時間
伸長倍率を×１としてベースクロック発生器１Ｅの出力
（ベースクロック）をそのままの周期でＣＰＵ１に送
り、その周期に基づいて制御動作を行わせている。そし
て、シミュレーション時に時間伸長倍率を×Ｎ、例えば
「４」として、ベースクロックの周期を伸長手段１Ｆに
おける分周動作などにより４倍に伸ばし、この伸長周期
に基づいて制御動作を行わせる。時間要素（オンディレ
ータイマやオフディレータイマ）は出力信号の制御をベ
ースクロックをカウントすることにより行っており、ベ
ースクロックの周期が長くなれば各タイマの動作時間も
長くなる。伝送処理、Ｉ／Ｏ処理の実行間隔もベースク
ロックのカウントにより計算しているので、タイマと同
様の動作となる。
伸長倍率を×１としてベースクロック発生器１Ｅの出力
（ベースクロック）をそのままの周期でＣＰＵ１に送
り、その周期に基づいて制御動作を行わせている。そし
て、シミュレーション時に時間伸長倍率を×Ｎ、例えば
「４」として、ベースクロックの周期を伸長手段１Ｆに
おける分周動作などにより４倍に伸ばし、この伸長周期
に基づいて制御動作を行わせる。時間要素（オンディレ
ータイマやオフディレータイマ）は出力信号の制御をベ
ースクロックをカウントすることにより行っており、ベ
ースクロックの周期が長くなれば各タイマの動作時間も
長くなる。伝送処理、Ｉ／Ｏ処理の実行間隔もベースク
ロックのカウントにより計算しているので、タイマと同
様の動作となる。
【００１２】これに対し、積分動作・微分動作に関して
は、制御周期の実時間は変わっているが、演算をする上
ではサンプリング時間は通常動作と同じ値となるので、
演算値に変更はない。
は、制御周期の実時間は変わっているが、演算をする上
ではサンプリング時間は通常動作と同じ値となるので、
演算値に変更はない。
【００１３】このような時間伸長により、モデル計算に
使える時間Ｔ1が通常動作の時間Ｔ0に比べて長くなる。
この時間伸長をモデル計算用コンピュータ２の演算能力
に合わせて行えば、モデルが複雑で多くの計算量を必要
とする場合にも高速演算専用のハードウェアが不要とな
る。即ち、単純なハードウェア構成の安価なシミュレー
ション装置で対処可能となる。しかも、制御周期は、シ
ーケンサプログラムの時間要素の定数を一切変更するこ
となく、変更可能であり、シミュレーション動作状態と
通常動作状態の切り換えが容易となる。
使える時間Ｔ1が通常動作の時間Ｔ0に比べて長くなる。
この時間伸長をモデル計算用コンピュータ２の演算能力
に合わせて行えば、モデルが複雑で多くの計算量を必要
とする場合にも高速演算専用のハードウェアが不要とな
る。即ち、単純なハードウェア構成の安価なシミュレー
ション装置で対処可能となる。しかも、制御周期は、シ
ーケンサプログラムの時間要素の定数を一切変更するこ
となく、変更可能であり、シミュレーション動作状態と
通常動作状態の切り換えが容易となる。
【００１４】図３に本発明の他の実施形態を示す。図
中、１´はシーケンサ、２はモデル応答計算用コンピュ
ータ、４は伝送線である。シーケンサ１は、ＣＰＵ１
Ａ、メモリ１Ｂ、Ｉ／Ｏ部（入出力機能）１Ｃ、伝送部
１Ｄ、ベースクロック発生器１Ｅなど以外にクロック動
作・停止手段１Ｊを備えている。クロック動作・停止手
段１Ｊは、ベースクロックの通過量を制御して制御周期
を変更するもので、ゲート回路やカウンタなどにより、
通常動作時には全量通過、シミュレーション時には間引
き（例えば、１個通過後３個停止）の制御を行うように
している。
中、１´はシーケンサ、２はモデル応答計算用コンピュ
ータ、４は伝送線である。シーケンサ１は、ＣＰＵ１
Ａ、メモリ１Ｂ、Ｉ／Ｏ部（入出力機能）１Ｃ、伝送部
１Ｄ、ベースクロック発生器１Ｅなど以外にクロック動
作・停止手段１Ｊを備えている。クロック動作・停止手
段１Ｊは、ベースクロックの通過量を制御して制御周期
を変更するもので、ゲート回路やカウンタなどにより、
通常動作時には全量通過、シミュレーション時には間引
き（例えば、１個通過後３個停止）の制御を行うように
している。
【００１５】図４に動作タイミングを示す。通常はクロ
ック動作・停止手段１Ｊがベースクロック全量通過の動
作状態にあり、ベースクロック発生器１Ｅの出力（ベー
スクロック）をそのままＣＰＵ１Ａに送り、その周期に
基づいて制御動作を行わせている。そして、シミュレー
ション時にはクロック動作・停止手段１Ｊにおける制御
動作で、１個通過３個停止、といった間引きを行い、時
間伸長を行っている。これにより、モデル計算に使える
時間Ｔ2を通常動作の時間Ｔ0よりも大幅に伸長し、単純
な構成のシミュレーション装置でのシミュレーションを
実行可能としている。この場合にも、一時ベースクロッ
クを停止し、プログラムの実行を一時中断することによ
って、時間伸長を実現させており、プログラム停止中は
動作を一時停止して時間要素以外の要素との前後関係を
保っている。
ック動作・停止手段１Ｊがベースクロック全量通過の動
作状態にあり、ベースクロック発生器１Ｅの出力（ベー
スクロック）をそのままＣＰＵ１Ａに送り、その周期に
基づいて制御動作を行わせている。そして、シミュレー
ション時にはクロック動作・停止手段１Ｊにおける制御
動作で、１個通過３個停止、といった間引きを行い、時
間伸長を行っている。これにより、モデル計算に使える
時間Ｔ2を通常動作の時間Ｔ0よりも大幅に伸長し、単純
な構成のシミュレーション装置でのシミュレーションを
実行可能としている。この場合にも、一時ベースクロッ
クを停止し、プログラムの実行を一時中断することによ
って、時間伸長を実現させており、プログラム停止中は
動作を一時停止して時間要素以外の要素との前後関係を
保っている。
【００１６】
【発明の効果】以上のように本発明によれば、時間要素
の動作の基準となるベースクロックの周期を、分周など
によるクロック伸長手段あるいは間引き制御のクロック
動作・停止手段によりシミュレーション時に伸長させる
ようにしたので、モデルが複雑で多くの計算量を必要と
する場合でも、モデル計算用コンピュータの演算能力に
合わせてシーケンサの演算時間伸長を行えば容易に対処
可能となり、高速演算専用のハードウェアが不要となっ
て、シミュレーション装置を単純な構成で安価に構築す
ることができる。また、シミュレーション時のシーケン
サの制御周期及びプログラム内の時間要素（オンディレ
ータイマやオフディレータイマなど）の時定数は、時間
伸長倍率あるいは間引き数によって変更した値を用いる
ので、プログラムの変更が不要であり、シミュレーショ
ンの動作状態と通常の動作状態の切り換えが容易であ
る、いった利点がある。
の動作の基準となるベースクロックの周期を、分周など
によるクロック伸長手段あるいは間引き制御のクロック
動作・停止手段によりシミュレーション時に伸長させる
ようにしたので、モデルが複雑で多くの計算量を必要と
する場合でも、モデル計算用コンピュータの演算能力に
合わせてシーケンサの演算時間伸長を行えば容易に対処
可能となり、高速演算専用のハードウェアが不要となっ
て、シミュレーション装置を単純な構成で安価に構築す
ることができる。また、シミュレーション時のシーケン
サの制御周期及びプログラム内の時間要素（オンディレ
ータイマやオフディレータイマなど）の時定数は、時間
伸長倍率あるいは間引き数によって変更した値を用いる
ので、プログラムの変更が不要であり、シミュレーショ
ンの動作状態と通常の動作状態の切り換えが容易であ
る、いった利点がある。
【図１】本発明の一実施形態を示す構成説明図。
【図２】一実施形態の動作タイミングチャート。
【図３】本発明の他の実施形態を示す構成説明図。
【図４】他の実施形態の動作タイミングチャート。
【図５】一般的なシーケンサプログラムのシミュレーシ
ョンシステムの構成説明図。
ョンシステムの構成説明図。
【図６】一般的なシーケンサプログラムのシミュレーシ
ョンシステムの動作タイミングチャート。
ョンシステムの動作タイミングチャート。
１及び１´…シーケンサ １Ａ…ＣＰＵ １Ｂ…メモリ １Ｃ…Ｉ／Ｏ部 １Ｄ…伝送部 １Ｅ…ベースクロック発生器 １Ｆ…クロック伸長手段 １Ｇ…通常動作用時間伸長倍率部（×１） １Ｈ…シミュレーション用時間伸長倍率部（×Ｎ） １Ｉ…時間伸長倍率選択手段 １Ｊ…クロック動作・停止手段 ２…モデル応答計算用コンピュータ ２Ａ…ＣＰＵ ２Ｂ…メモリ ２Ｃ…Ｉ／Ｏ部 ２Ｄ…伝送部 ４…伝送線
Claims (1)
- 【請求項１】 ＣＰＵ、メモリ、Ｉ／Ｏ部（入出力機
能）、伝送部、ベースクロック発生器などを備え、被制
御機器をシーケンスコントロールするシーケンサにおい
て、ベースクロックの分周または間引きなどにより、ア
プリケーションプログラムのシミュレーション時に制御
周期を変更する時間伸長手段を設けたことを特徴とする
シーケンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5264897A JPH10254510A (ja) | 1997-03-07 | 1997-03-07 | シーケンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5264897A JPH10254510A (ja) | 1997-03-07 | 1997-03-07 | シーケンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10254510A true JPH10254510A (ja) | 1998-09-25 |
Family
ID=12920676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5264897A Pending JPH10254510A (ja) | 1997-03-07 | 1997-03-07 | シーケンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10254510A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7113988B1 (ja) * | 2021-02-17 | 2022-08-05 | 三菱電機株式会社 | データ照合装置、データ照合システム、及びデータ照合方法 |
-
1997
- 1997-03-07 JP JP5264897A patent/JPH10254510A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7113988B1 (ja) * | 2021-02-17 | 2022-08-05 | 三菱電機株式会社 | データ照合装置、データ照合システム、及びデータ照合方法 |
| WO2022176054A1 (ja) * | 2021-02-17 | 2022-08-25 | 三菱電機株式会社 | データ照合装置、データ照合システム、及びデータ照合方法 |
| CN116710858A (zh) * | 2021-02-17 | 2023-09-05 | 三菱电机株式会社 | 数据核对装置、数据核对系统以及数据核对方法 |
| CN116710858B (zh) * | 2021-02-17 | 2024-05-03 | 三菱电机株式会社 | 数据核对装置、数据核对系统以及数据核对方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
| KR960032186A (ko) | 컴퓨터 시스템 및 프로그램 실행을 인터럽트 하지않고 스테이터스 데이타를 얻을 수 있는 방법 | |
| JPH10254510A (ja) | シーケンサ | |
| JP2861962B2 (ja) | コンピュータプログラムのシミュレーション装置および方法 | |
| JP5141151B2 (ja) | 動的再構成回路およびループ処理制御方法 | |
| JP2007536659A (ja) | 自動化システムのシミュレーションのための方法及び装置 | |
| JP2002014707A (ja) | Ｉ／ｏユニット及びプログラマブルコントローラ | |
| De Sousa | Matplc-the truly open automation controller | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH07210388A (ja) | ファジィ・コンピュータ | |
| JP2631541B2 (ja) | プログラマブルコントローラ | |
| JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
| JPS6313558Y2 (ja) | ||
| JP2777133B2 (ja) | 中央演算処理装置 | |
| JPS616704A (ja) | プログラマブル・コントロ−ラ | |
| JPS6368924A (ja) | マイクロプロセッサ | |
| JPH04152432A (ja) | パイプライン | |
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPS61151745A (ja) | 割込処理方式 | |
| JP2002278607A (ja) | 異周期シーケンサの排他制御回路 | |
| JPS59168548A (ja) | プログラム実行遅延装置 | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JPH04192037A (ja) | 半導体集積回路 | |
| JPH02216544A (ja) | リアルチップシミュレーション方式 | |
| JPH0559534U (ja) | ウェイト制御回路つきインサーキットエミュレータ |