JPS62206661A - 付加処理装置 - Google Patents
付加処理装置Info
- Publication number
- JPS62206661A JPS62206661A JP4960886A JP4960886A JPS62206661A JP S62206661 A JPS62206661 A JP S62206661A JP 4960886 A JP4960886 A JP 4960886A JP 4960886 A JP4960886 A JP 4960886A JP S62206661 A JPS62206661 A JP S62206661A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- arithmetic
- unit
- instructions
- additional processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パーソナルコンピュータシステムにおける複
数の付加処理１０セヅサをプログラムで切換えて使用す
る付加処理装置に関する。
数の付加処理１０セヅサをプログラムで切換えて使用す
る付加処理装置に関する。
パーソナルコンピュータシステムにおけるマルチプロセ
ッサ化においては、演算目的に応じて数値演算プロセッ
サ、事務演算プロセッサ、その他の演算プロセッサのそ
れぞれを組合わせてシステムを構成する必要があった。
ッサ化においては、演算目的に応じて数値演算プロセッ
サ、事務演算プロセッサ、その他の演算プロセッサのそ
れぞれを組合わせてシステムを構成する必要があった。
上述した従来の付加プロセッサ構成では、演算目的、使
用目的により、あらかじめ目的とした演算以外の演算プ
ロセッサを追加して機能の拡張や、パーソナルコンピュ
ータのデータ処理能力の向上を図ると、ハードウェアの
多くの変更、ハードウェアの追加等を必要とし、複数の
付加処理装置を機能の拡張毎に追加するというハードウ
ェアの増加を伴うという欠点を持っていた。
用目的により、あらかじめ目的とした演算以外の演算プ
ロセッサを追加して機能の拡張や、パーソナルコンピュ
ータのデータ処理能力の向上を図ると、ハードウェアの
多くの変更、ハードウェアの追加等を必要とし、複数の
付加処理装置を機能の拡張毎に追加するというハードウ
ェアの増加を伴うという欠点を持っていた。
本発明の目的は、必要な演算プロセッサをまとめて、こ
れらを目的に応じて制御プログラムで切換えて使用でき
る付加処理装置を提供することにある。
れらを目的に応じて制御プログラムで切換えて使用でき
る付加処理装置を提供することにある。
本発明の構成は、パーソナルコシピユータシステムにバ
スを介して接続される付加処理装置において、数値演算
プロセッサ、事務演算プロセッサ。
スを介して接続される付加処理装置において、数値演算
プロセッサ、事務演算プロセッサ。
資源管理演算プロセッサあるいは記憶保護演算プロセッ
サを含む複数の演算プロセッサと、これら複数の演算プ
ロセッサの中から１つを前記パーソナルコンピュータの
プログラムに従って選択制御できるモード切換えレジス
タと、この切換えレジスタの状態により前記複数の演算
プロセッサのバス接続を切換るバス切換回路とを含むこ
とを特徴とする。
サを含む複数の演算プロセッサと、これら複数の演算プ
ロセッサの中から１つを前記パーソナルコンピュータの
プログラムに従って選択制御できるモード切換えレジス
タと、この切換えレジスタの状態により前記複数の演算
プロセッサのバス接続を切換るバス切換回路とを含むこ
とを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を含むシステムブロック図で
ある。図で、１はパーソナルコンピュータの内部データ
、コントロールバス、２は中央処理装置、３は付加処理
装置、４は記憶装置、５〜Ｎは周辺制御装置である。
ある。図で、１はパーソナルコンピュータの内部データ
、コントロールバス、２は中央処理装置、３は付加処理
装置、４は記憶装置、５〜Ｎは周辺制御装置である。
第２図は本実施例の付加処理装置の内部の構成要素を示
したブロック図である。１０１はデータコン１−ロール
バスインタフェース、１０２はデータコントロールバス
切換回路、１０３はモード切換状態保持コントロール回
路、２０１は数値演算プロセッサ、２０２は事務演算プ
ロセッサ、２０３は資源管理演算プロセッサ、２０４は
記憶保護演算プロセッサである。
したブロック図である。１０１はデータコン１−ロール
バスインタフェース、１０２はデータコントロールバス
切換回路、１０３はモード切換状態保持コントロール回
路、２０１は数値演算プロセッサ、２０２は事務演算プ
ロセッサ、２０３は資源管理演算プロセッサ、２０４は
記憶保護演算プロセッサである。
第１図、第２図の如き構成におけるパーソナルコンピュ
ータシステムにおいては、中央処理装置２は、通常記憶
装置４より順次命令をフェッチして実行して行くが、命
令の中で数値演７算命令、事務演算命令、記憶保護や資
源管理に関する命令がフェッチされると、付加処理装置
３内のモード切換状態保持コントロール回路１０３に付
加処理装置コントロールコマンドをバス１を介して送り
、モード切換状態保持コンＩ・ロール回路１０３を前述
の演算プロセッサのうち、いずれかのプロセッサモード
に設定する。モード切換状態保持コントロール回路１０
３はデータコントロールバス１０２を切り換え、目的の
プロセッサを選択する。中央処理装置２は選択された例
えば、資源管理演算プログラム命令であれば資源管理演
算プロセッサ２０３へ命令実行権を渡し、その命令は付
加処理装置３内の資源管理演算プロセッサ２０３により
実行される。その演算処理が済むとまた中央処理装置２
に命令の実行権を返す。
ータシステムにおいては、中央処理装置２は、通常記憶
装置４より順次命令をフェッチして実行して行くが、命
令の中で数値演７算命令、事務演算命令、記憶保護や資
源管理に関する命令がフェッチされると、付加処理装置
３内のモード切換状態保持コントロール回路１０３に付
加処理装置コントロールコマンドをバス１を介して送り
、モード切換状態保持コンＩ・ロール回路１０３を前述
の演算プロセッサのうち、いずれかのプロセッサモード
に設定する。モード切換状態保持コントロール回路１０
３はデータコントロールバス１０２を切り換え、目的の
プロセッサを選択する。中央処理装置２は選択された例
えば、資源管理演算プログラム命令であれば資源管理演
算プロセッサ２０３へ命令実行権を渡し、その命令は付
加処理装置３内の資源管理演算プロセッサ２０３により
実行される。その演算処理が済むとまた中央処理装置２
に命令の実行権を返す。
以上のように、付加処理装置内に穐々の別目的のプロセ
ッサを持つことにより１つの付加処理装置でマルチプロ
セッサを容易に実現できるという効果が生じる。現在の
如きＣＭＯＳ集積回路が発展すると本付加処理装置をマ
ルチチップのマイクロプロセッサで構成することができ
、場合によっては１チツプで構成することも可能である
。
ッサを持つことにより１つの付加処理装置でマルチプロ
セッサを容易に実現できるという効果が生じる。現在の
如きＣＭＯＳ集積回路が発展すると本付加処理装置をマ
ルチチップのマイクロプロセッサで構成することができ
、場合によっては１チツプで構成することも可能である
。
第１図は本発明の一実施例を含むシステムブロック図、
第２図は本実施例の内部構成要素を示したブロック図で
ある。 １・・・パーソナルコンピュータの内部データコントロ
ールバス、２・・・中央処理装置、３・・・付加処理装
置、４・・・記憶装置、５〜Ｎ・・・周辺制御装置、１
０１・・・データコントロールバスインターフェース、
１０２・・・データ、コントロールバス切換え回路、１
０３・・・モード切換え状態保持コントロール回路、２
０１・・・数値演算プロセッサ、２０２・・・事務演算
プロセッサ、２０３・・・資源管理演算プロセッサ、２
０４・・・記憶保護演算プロセッサ。
第２図は本実施例の内部構成要素を示したブロック図で
ある。 １・・・パーソナルコンピュータの内部データコントロ
ールバス、２・・・中央処理装置、３・・・付加処理装
置、４・・・記憶装置、５〜Ｎ・・・周辺制御装置、１
０１・・・データコントロールバスインターフェース、
１０２・・・データ、コントロールバス切換え回路、１
０３・・・モード切換え状態保持コントロール回路、２
０１・・・数値演算プロセッサ、２０２・・・事務演算
プロセッサ、２０３・・・資源管理演算プロセッサ、２
０４・・・記憶保護演算プロセッサ。
Claims (1)
- パーソナルコンピュータシステムにバスを介して接続さ
れる付加処理装置において、数値演算プロセッサ、事務
演算プロセッサ、資源管理演算プロセッサあるいは記憶
保護演算プロセッサを含む複数の演算プロセッサと、こ
れら複数の演算プロセッサの中から１つを前記パーソナ
ルコンピュータのプログラムに従って選択制御できるモ
ード切換えレジスタと、この切換えレジスタの状態によ
り前記複数の演算プロセッサのバス接続を切換るバス切
換回路とを含むことを特徴とする付加処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4960886A JPS62206661A (ja) | 1986-03-07 | 1986-03-07 | 付加処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4960886A JPS62206661A (ja) | 1986-03-07 | 1986-03-07 | 付加処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62206661A true JPS62206661A (ja) | 1987-09-11 |
Family
ID=12835947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4960886A Pending JPS62206661A (ja) | 1986-03-07 | 1986-03-07 | 付加処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62206661A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254358A (ja) * | 1984-05-31 | 1985-12-16 | Toshiba Corp | マルチア−キテクチヤマイクロプロセツサシステム |
-
1986
- 1986-03-07 JP JP4960886A patent/JPS62206661A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254358A (ja) * | 1984-05-31 | 1985-12-16 | Toshiba Corp | マルチア−キテクチヤマイクロプロセツサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0550022B2 (ja) | ||
| JPS62206661A (ja) | 付加処理装置 | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPH02162457A (ja) | マルチプロセッサシステム | |
| JPS605029B2 (ja) | 多重計算機システムにおける運転管理装置 | |
| JPS62293331A (ja) | デ−タ処理装置 | |
| JPH04262450A (ja) | プロセッサ | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JPH01300364A (ja) | マルチプロセッサ方式 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH01211013A (ja) | マイクロプロセッサのスタンバイ回路 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS6381558A (ja) | マルチｃｐｕ制御方式 | |
| JP2004070692A (ja) | マルチプロセッサシステム | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JPH11143816A (ja) | データ転送装置 | |
| JPH01152539A (ja) | 割込み処理方式 | |
| JPH03111945A (ja) | プログラマブル制御装置 | |
| JPH03179532A (ja) | コンピュータ装置 | |
| JPH03110659A (ja) | データ処理装置 | |
| JPH03100853A (ja) | プロセッサ間通信方式 |