JPH01300364A - マルチプロセッサ方式 - Google Patents

マルチプロセッサ方式

Info

Publication number
JPH01300364A
JPH01300364A JP13019088A JP13019088A JPH01300364A JP H01300364 A JPH01300364 A JP H01300364A JP 13019088 A JP13019088 A JP 13019088A JP 13019088 A JP13019088 A JP 13019088A JP H01300364 A JPH01300364 A JP H01300364A
Authority
JP
Japan
Prior art keywords
cpu
communication
monitor
program
cpus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13019088A
Other languages
English (en)
Inventor
Kenichi Kuroiwa
黒岩 謙一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13019088A priority Critical patent/JPH01300364A/ja
Publication of JPH01300364A publication Critical patent/JPH01300364A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアブリケーシッン間の通信とモニタプログラム
間の通信を同時に行うことができるマルチプロセッサ方
式に関する。
〔従来の技術〕
従来、マルチプロセッサ方式は、複数のCPUがメモリ
を共有し、相互に割込んで通信することにより実現され
る方式である。またこのマルチプロセッサ方式には、完
全なセルフ開発環境を有する処理の場合のみならず、そ
うでない場合であっても、プログラムの実行、停止、メ
モリ内容表示。
書換え等のモニタ機能を有するモニタプログラムが搭載
されるのが普通である。
〔発明が解決しようとする課題〕
上述した従来のマルチプロセッサ方式にあっては、CR
Tやキーボード、外部データ端末等の操作指示をする操
作指示機器が、通常1つのCPUにしか接続されていな
いため、この操作指示機器が接続されていない他のCP
Uに対しては、前記の操作指示を行うことができないと
いう欠点があった。
これに対して各CPUのモニタプログラム同士を通信さ
せることにより、前記他のCPUによる操作指示機器の
利用可能性が考えられる。しかし、この方法では、モニ
タプログラムが通信用の割込み制御回路を専有してしま
うため、アプリケーションプログラム間の通信機能が妨
げられてしまうという欠点があった。
本発明の目的は、前記課題を解決し、各CPUのアプリ
ケーションプログラム間の通信機能を妨げることなく、
外部データ端末等の操作指示を全てのCPUに対して行
うことができるマルチプロセッサ方式を提供することに
ある。
〔課題を解決するための手段〕
本発明は、CPUとこのCPUからアクセス可能なメモ
リとよりなるシステムが複数設けられ、この複数のシス
テムの間に、各システムのCPUが共通にアクセス可能
な共有メモリと、各CPU間に相互に割込みを発生させ
る割込み発生部とが設けられたマルチプロセッサ方式に
おいて、前記複数システムのうちの1つのシステムが、
このシステムのCPUに端末機器からの操作指示データ
を入力するデータ端末制御部を有し、かつ前記割込み発
生部が、前記複数のcpuがアプリケーションプログラ
ム間通信をするための割込み発生部と、前記操作指示デ
ータを複数のCPUのモニタプログラム間で通信するた
めの割込み発生部とよりなることを特徴とする。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例に係るマルチプロセッサ方式
を示すブロック図である。
マルチプロセッサ方式は、図示のようにシステム1と、
システム2と、これらシステム1と2の間に設けられた
共有メモリ3および割込み発生部4.5とを備えてなる
システム1は、CPU6と、端末機器7が接続されたデ
ータ端末制御部8と、メモリ9とをバス10を介して接
続することにより構成されている。
CPU6のプログラムは、メモリ9内に格納されている
。このプログラムは、第2図に示すようにアプリケーシ
ョンプログラム9aと、モニタプログラム9bとよりな
り、このモニタプログラム9bは、データ端末制御プロ
グラム部9Cと、モニタコマンド実行部9dと、CPU
間通信部9eとを有している。データ端末制御プログラ
ム部9Cは、CPU6とデータ端末制御部8と割込み発
生部5とを動作、制御するところである。具体的には、
データ端末制御プログラム部9Cは、端末機器7の切換
えコマンドによりCP’U6のモニタプログラム9bが
指定された場合には、端末機器7からの以後のデータを
メモリ9のモニタコマンド実行部9dに渡し、CPUI
Iのモニタプログラム12bが指定された場合には、端
末機器7からの以後のデータを、CPU間通信部9 e
 +後述の共有メモリ3のモニタプログラム通信領域3
b、CPU間通信部12eを通じてモニタコマンド実行
部12dに渡す。
システム2は、CPUIIとメモリ12とをバス13を
介して接続することにより構成されている。CPUII
のプログラムは、メモ1月2に格納されている。このプ
ログラムは、第2図に示すように、アプリケーションプ
ログラム12aとモニタプログラム12bとよりなり、
このモニタプログラム12bはモニタコマンド実行部1
2dとCPU間通信部12eを有している。
共有メモリ3は、システム1のバス10とシステム2の
バス13の双方に接続され、CPU6とCPollの双
方からアクセスできるようになっている。
この共有メモリ3のメモリ領域は、第2図に示すように
、アプリケーションプログラム通信領域3aとモニタプ
ログラム通信領域3bとよりなる。
割込み発生部4は、CPU6とCPUIIとの間でアプ
リケーションプログラムの通信を行うときにそのアプリ
ケーションプログラムの割込みを発生させる機能を有し
、割込み発生部5は、CPU6とCPUIIとの間でモ
ニタプログラムの通信を行うときにそのモニタプログラ
ムの割込みを発生させる機能を有する。
次に、本実施例が示す動作について説明する。
モニタプログラムを操作する場合には、先ず、CPU6
のモニタプログラム9bまたC P Ullのモニタプ
ログラム12bのいずれのモニタプログラムを操作する
のかを端末機器7からの切換えコマンドにより指定する
CPU6のモニタプログラム9bが指定されると、デー
タ端末制御プログラム部9Cにより、CPU6.データ
端末制御部82割込み発生部5が動作、制御されて、端
末機器7からの入力データがすべてメモリ9に入力され
、モニタプログラム9bのモニタコマンド実行部9dに
渡される。この結果、CPU6に対して端末機器7から
操作指示を出すことができる。
c P Ullのモニタプログラム12bが指定される
と、データ端末制御プログラム部9Cにより、指定後の
端末機器7からの入力データがメモリ9のCPU間通信
部9eに入力され、共有メモリ3のモニタプログラム通
信領域3bを介してCPUIIのモニタプログラム12
bのCPU間通信部12eに通信される。この入力デー
タは、モニタコマンド実行部12dに渡り、この結果、
CPUIIに対して端末機器7から操作指示を出すこと
ができる。
CPU6.11間でアプリケーションプログラムの通信
を行う場合には一割込み発生部4を用いて、メモリ9の
アプリケーションプログラム9aとメモリ12のアプリ
ケーションプログラム12aとを共有メモリ3のアプリ
ケーションプログラム通信領域3aを通して相互に通信
することにより達成される。
以上のように本実施例は、CPU6とCP Ullとの
間のモニタプログラム通信をアプリケーションプログラ
ム通信と独立したかたちで行うことができるため、アプ
リケーションプログラム通信を妨げることなく、端末機
器7からCP Ullに対して操作指示することができ
る。
なお、本実施例では、2つのシステム1,2の間での通
信について述べたが、これに限る趣旨ではなく、システ
ム数に対応した数の割込み発生部4.5を設けることに
より、3つ以上のシステムについても通信できることは
明らかである。
〔発明の効果〕
以上説明したように本発明のマルチプロセッサ方式は、
1つのシステムに設けられたデータ端末制御部からの操
作指示データを各CPUのモニタプログラム間で通信す
る際に、アプリケーションプログラム間通信用の割込み
発生部とは別に設けたモニタプログラム間通信専用の割
込み発生部によって行う方式としたため、アプリケーシ
ョンプログラム間の通信を妨げることなく、端末機器か
ら各CPUへ自由に操作指示することができる効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例に係るマルチプロセッサ方式
のブロック図、 第2図は第1図のマルチプロセッサ方式に用いられる各
メモリ内に格納されたプログラムを示す説明図である。 1.2・・・・・システム 3・・・・・・・共有メモリ 4.5・・・・・割込み発生部 6.11・・・・・CPU 7・・・・・・・端末機器 8・・・・・・・データ端末制御部 9.12・・・・・メモリ 10、13・・・・・バス 9a、12a・・・アプリケーションプログラム 9b、12b・・・モニタプログラム 代理人 弁理士  岩 佐  義 幸

Claims (1)

    【特許請求の範囲】
  1. (1)CPUとこのCPUからアクセス可能なメモリと
    よりなるシステムが複数設けられ、この複数のシステム
    の間に、各システムのCPUが共通にアクセス可能な共
    有メモリと、各CPU間に相互に割込みを発生させる割
    込み発生部とが設けられたマルチプロセッサ方式におい
    て、 前記複数システムのうちの1つのシステムが、このシス
    テムのCPUに端末機器からの操作指示データを入力す
    るデータ端末制御部を有し、かつ前記割込み発生部が、
    前記複数のCPUがアプリケーションプログラム間通信
    をするための割込み発生部と、前記操作指示データを複
    数のCPUのモニタプログラム間で通信するための割込
    み発生部とよりなることを特徴とするマルチプロセッサ
    方式。
JP13019088A 1988-05-30 1988-05-30 マルチプロセッサ方式 Pending JPH01300364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13019088A JPH01300364A (ja) 1988-05-30 1988-05-30 マルチプロセッサ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13019088A JPH01300364A (ja) 1988-05-30 1988-05-30 マルチプロセッサ方式

Publications (1)

Publication Number Publication Date
JPH01300364A true JPH01300364A (ja) 1989-12-04

Family

ID=15028235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13019088A Pending JPH01300364A (ja) 1988-05-30 1988-05-30 マルチプロセッサ方式

Country Status (1)

Country Link
JP (1) JPH01300364A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155704B2 (en) * 1998-06-30 2006-12-26 Sun Microsystems, Inc. Determinism in a multiprocessor computer system and monitor and processor therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155704B2 (en) * 1998-06-30 2006-12-26 Sun Microsystems, Inc. Determinism in a multiprocessor computer system and monitor and processor therefor

Similar Documents

Publication Publication Date Title
US6249858B1 (en) Information processing apparatus having a CPU and an auxiliary arithmetic unit for achieving high-speed operation
JPH01300364A (ja) マルチプロセッサ方式
JPH0754468B2 (ja) 仮想計算機システム
JP2695930B2 (ja) インテリジェントi/oモジュール
JPH0318958A (ja) マルチプロセッサシステム
JPS60200334A (ja) 電子計算機システムの表示装置
JPS6381558A (ja) マルチcpu制御方式
JPS62206661A (ja) 付加処理装置
JPH0337728A (ja) オペレーティングシステム
JPH01302462A (ja) マルチプロセッサのモニタ方式
JPH08212089A (ja) オペレーティングシステムの制御方式
JPH0192847A (ja) デバック制御方式
JPH09106346A (ja) 並列計算機
JPS60231252A (ja) 単位処理装置
JPH02311903A (ja) プログラマブルコントローラ
JPS61253503A (ja) シ−ケンス制御装置
JPS61151745A (ja) 割込処理方式
JPH03111945A (ja) プログラマブル制御装置
JPH02184935A (ja) デバッガの入出力支援方法
JPH01279328A (ja) 入出力エミュレート機構
JPH02308356A (ja) 並列処理装置
JPS62293372A (ja) マスタスレ−ブプロセツサ
JPH03110659A (ja) データ処理装置
JPH03126127A (ja) 情報処理装置
JPS6159540A (ja) デイスパツチング処理方式