JPH0895895A - 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 - Google Patents
情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置Info
- Publication number
- JPH0895895A JPH0895895A JP25469194A JP25469194A JPH0895895A JP H0895895 A JPH0895895 A JP H0895895A JP 25469194 A JP25469194 A JP 25469194A JP 25469194 A JP25469194 A JP 25469194A JP H0895895 A JPH0895895 A JP H0895895A
- Authority
- JP
- Japan
- Prior art keywords
- serial port
- switching circuit
- address switching
- equipment
- control software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 簡単な制御で小容量メモリで済む情報処理装
置におけるシリアルポ−トＩ／Ｏ機器の制御装置を提供
すること。 【構成】 複数台のシリアルポ−トＩ／Ｏ機器を接続し
制御するＰＯＳ装置の複数台のシリアルポ−トＩ／Ｏ機
器の制御装置において、ＰＯＳ装置にシリアルポ−トＩ
／Ｏ機器２を切り替えるＩ／Ｏアドレス切替回路１−４
を設けると共に、メモリ１−２にはＩ／Ｏアドレス切替
回路制御ソフトウエア１−２−２を格納し、該ＰＯＳ装
置に該Ｉ／Ｏアドレス切替回路１−４を介して複数台の
シリアルポ−トＩ／Ｏ機器２を接続し、ＣＰＵ１−１は
Ｉ／Ｏアドレス切替回路制御ソフトウエア１−２−２を
実行することによりＩ／Ｏアドレス切替回路１−４を所
定の位置に設定し、所定のシリアルポ−トＩ／Ｏ機器２
を制御する。
置におけるシリアルポ−トＩ／Ｏ機器の制御装置を提供
すること。 【構成】 複数台のシリアルポ−トＩ／Ｏ機器を接続し
制御するＰＯＳ装置の複数台のシリアルポ−トＩ／Ｏ機
器の制御装置において、ＰＯＳ装置にシリアルポ−トＩ
／Ｏ機器２を切り替えるＩ／Ｏアドレス切替回路１−４
を設けると共に、メモリ１−２にはＩ／Ｏアドレス切替
回路制御ソフトウエア１−２−２を格納し、該ＰＯＳ装
置に該Ｉ／Ｏアドレス切替回路１−４を介して複数台の
シリアルポ−トＩ／Ｏ機器２を接続し、ＣＰＵ１−１は
Ｉ／Ｏアドレス切替回路制御ソフトウエア１−２−２を
実行することによりＩ／Ｏアドレス切替回路１−４を所
定の位置に設定し、所定のシリアルポ−トＩ／Ｏ機器２
を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、複数台のシリアルポ−
トＩ／Ｏ機器の制御を１つのソフトウエアで実行する情
報処理装置におけるシリアルポ−トＩ／Ｏ機器の制御装
置に関するものである。
トＩ／Ｏ機器の制御を１つのソフトウエアで実行する情
報処理装置におけるシリアルポ−トＩ／Ｏ機器の制御装
置に関するものである。
【０００２】
【従来技術】図２は従来の複数台のシリアルポ−トＩ／
Ｏ機器の制御方法を示す図である。同図はＰＯＳ本体１
に複数台のシリアルポ−トＩ／Ｏ機器２を接続し制御す
る例である。ＰＯＳ本体１はシステム全体を制御するＣ
ＰＵ（中央処理装置）１−１、プログラムやデ−タを格
納するメモリ１−２、複数台のシリアルポ−トＩ／Ｏ機
器２に対応したインタフェ−ス１−３で構成される。メ
モリ１−２には各シリアルポ−トＩ／Ｏ機器２に対応し
て機器を制御するシリアルポ−トＩ／Ｏ機器制御ソフト
ウエア１−２−１が用意されている。
Ｏ機器の制御方法を示す図である。同図はＰＯＳ本体１
に複数台のシリアルポ−トＩ／Ｏ機器２を接続し制御す
る例である。ＰＯＳ本体１はシステム全体を制御するＣ
ＰＵ（中央処理装置）１−１、プログラムやデ−タを格
納するメモリ１−２、複数台のシリアルポ−トＩ／Ｏ機
器２に対応したインタフェ−ス１−３で構成される。メ
モリ１−２には各シリアルポ−トＩ／Ｏ機器２に対応し
て機器を制御するシリアルポ−トＩ／Ｏ機器制御ソフト
ウエア１−２−１が用意されている。
【０００３】前記複数台のシリアルポ−トＩ／Ｏ機器２
にはそれぞれ異なったＩ／Ｏアドレスが付けられてい
る。ＣＰＵ１−１は対応するＩ／Ｏ機器制御プログラム
１−２−１を実行することにより所定のシリアルポ−ト
Ｉ／Ｏ機器２を制御し、デ−タをインタフェ−ス１−３
を介して所定のシリアルポ−トＩ／Ｏ機器２に出力する
（又はデ−タをシリアルポ−トＩ／Ｏ機器２から入力す
る）。
にはそれぞれ異なったＩ／Ｏアドレスが付けられてい
る。ＣＰＵ１−１は対応するＩ／Ｏ機器制御プログラム
１−２−１を実行することにより所定のシリアルポ−ト
Ｉ／Ｏ機器２を制御し、デ−タをインタフェ−ス１−３
を介して所定のシリアルポ−トＩ／Ｏ機器２に出力する
（又はデ−タをシリアルポ−トＩ／Ｏ機器２から入力す
る）。
【０００４】
【発明が解決しようとする課題】しかしながら、ＰＯＳ
装置などのシステムでは、メモリ１−２の容量にも制限
があり、従って、ソフトウエアの大きさも制限される。
シリアルポ−トＩ／Ｏ機器２の台数を増やしていくとシ
リアルポ−トＩ／Ｏ機器制御ソフトウエア１−２−１の
本数が増え多量のメモリ１−２が必要となるという問題
があった。
装置などのシステムでは、メモリ１−２の容量にも制限
があり、従って、ソフトウエアの大きさも制限される。
シリアルポ−トＩ／Ｏ機器２の台数を増やしていくとシ
リアルポ−トＩ／Ｏ機器制御ソフトウエア１−２−１の
本数が増え多量のメモリ１−２が必要となるという問題
があった。
【０００５】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去し、簡単な制御で小容量メモリで
済む情報処理装置におけるシリアルポ−トＩ／Ｏ機器の
制御装置を提供することを目的とする。
で、上記問題点を除去し、簡単な制御で小容量メモリで
済む情報処理装置におけるシリアルポ−トＩ／Ｏ機器の
制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
本発明は、複数台のシリアルポ−トＩ／Ｏ機器を接続し
制御するＰＯＳ装置の複数台のシリアルポ−トＩ／Ｏ機
器の制御装置において、図１に示すように前記ＰＯＳ装
置にシリアルポ−トＩ／Ｏ機器２を切り替えるＩ／Ｏア
ドレス切替回路１−４を設けると共に、メモリ１−２に
はＩ／Ｏアドレス切替回路制御ソフトウエア１−２−２
を格納し、該ＰＯＳ装置に該Ｉ／Ｏアドレス切替回路１
−４を介して複数台のシリアルポ−トＩ／Ｏ機器２を接
続し、ＣＰＵ１−１はＩ／Ｏアドレス切替回路制御ソフ
トウエア１−２−２を実行することによりＩ／Ｏアドレ
ス切替回路１−４を所定の位置に設定し、所定のシリア
ルポ−トＩ／Ｏ機器２を制御することを特徴とする。
本発明は、複数台のシリアルポ−トＩ／Ｏ機器を接続し
制御するＰＯＳ装置の複数台のシリアルポ−トＩ／Ｏ機
器の制御装置において、図１に示すように前記ＰＯＳ装
置にシリアルポ−トＩ／Ｏ機器２を切り替えるＩ／Ｏア
ドレス切替回路１−４を設けると共に、メモリ１−２に
はＩ／Ｏアドレス切替回路制御ソフトウエア１−２−２
を格納し、該ＰＯＳ装置に該Ｉ／Ｏアドレス切替回路１
−４を介して複数台のシリアルポ−トＩ／Ｏ機器２を接
続し、ＣＰＵ１−１はＩ／Ｏアドレス切替回路制御ソフ
トウエア１−２−２を実行することによりＩ／Ｏアドレ
ス切替回路１−４を所定の位置に設定し、所定のシリア
ルポ−トＩ／Ｏ機器２を制御することを特徴とする。
【０００７】
【作用】本発明によれば、Ｉ／Ｏアドレス切替回路１−
４を設けると共に、メモリ１−２にはＩ／Ｏアドレス切
替回路制御ソフトウエア１−２−２を格納し、該Ｉ／Ｏ
アドレス切替回路制御ソフトウエア１−２−２を実行し
て切替制御を行うので、従来のように複数台のシリアル
ポ−トＩ／Ｏ機器２に対応して制御ソフトウエアを用意
する必要はなくなり、一つのソフトウエアで複数台のシ
リアルポ−トＩ／Ｏ機器２を制御することが出来る。従
って、シリアルポ−トＩ／Ｏ機器２の増設等に際しても
簡単に対応することが可能で、また、ソフトウエアの縮
小化と簡易化が図れる。
４を設けると共に、メモリ１−２にはＩ／Ｏアドレス切
替回路制御ソフトウエア１−２−２を格納し、該Ｉ／Ｏ
アドレス切替回路制御ソフトウエア１−２−２を実行し
て切替制御を行うので、従来のように複数台のシリアル
ポ−トＩ／Ｏ機器２に対応して制御ソフトウエアを用意
する必要はなくなり、一つのソフトウエアで複数台のシ
リアルポ−トＩ／Ｏ機器２を制御することが出来る。従
って、シリアルポ−トＩ／Ｏ機器２の増設等に際しても
簡単に対応することが可能で、また、ソフトウエアの縮
小化と簡易化が図れる。
【０００８】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図１は本発明の複数台のシリアルポ−トＩ
／Ｏ機器２の制御方法を示す図である。同図はＰＯＳ本
体１に複数台のシリアルポ−トＩ／Ｏ機器２を接続し制
御する例である。ＰＯＳ本体１はシステム全体を制御す
るＣＰＵ（中央処理装置）１−１、プログラムやデ−タ
を格納するメモリ１−２、Ｉ／Ｏ機器と接続するための
インタフェ−ス１−３、シリアルポ−トＩ／Ｏ機器２を
切り替えるＩ／Ｏアドレス切替回路１−４で構成され
る。メモリ１−２にはシリアルポ−トＩ／Ｏ機器制御ソ
フトウエア１−２−１、及びＩ／Ｏアドレス切替回路１
−４を制御するＩ／Ｏアドレス切替回路制御ソフトウエ
ア１−２−２が用意されている。
に説明する。図１は本発明の複数台のシリアルポ−トＩ
／Ｏ機器２の制御方法を示す図である。同図はＰＯＳ本
体１に複数台のシリアルポ−トＩ／Ｏ機器２を接続し制
御する例である。ＰＯＳ本体１はシステム全体を制御す
るＣＰＵ（中央処理装置）１−１、プログラムやデ−タ
を格納するメモリ１−２、Ｉ／Ｏ機器と接続するための
インタフェ−ス１−３、シリアルポ−トＩ／Ｏ機器２を
切り替えるＩ／Ｏアドレス切替回路１−４で構成され
る。メモリ１−２にはシリアルポ−トＩ／Ｏ機器制御ソ
フトウエア１−２−１、及びＩ／Ｏアドレス切替回路１
−４を制御するＩ／Ｏアドレス切替回路制御ソフトウエ
ア１−２−２が用意されている。
【０００９】前記複数台のシリアルポ−トＩ／Ｏ機器２
にはそれぞれ異なったＩ／Ｏアドレスが付けられてい
る。ＣＰＵ１−１はＩ／Ｏアドレス切替回路制御ソフト
ウエア１−２−２を実行することによりＩ／Ｏアドレス
切替回路１−４のスイッチを所定の位置に切り替え、更
に、シリアルポ−トＩ／Ｏ機器制御ソフトウエア１−２
−１を実行しデ−タをインタフェ−ス１−３及び、Ｉ／
Ｏアドレス切替回路１−４を介して所定のシリアルポ−
トＩ／Ｏ機器２に出力する（又はデ−タをシリアルポ−
トＩ／Ｏ機器２から入力する）。
にはそれぞれ異なったＩ／Ｏアドレスが付けられてい
る。ＣＰＵ１−１はＩ／Ｏアドレス切替回路制御ソフト
ウエア１−２−２を実行することによりＩ／Ｏアドレス
切替回路１−４のスイッチを所定の位置に切り替え、更
に、シリアルポ−トＩ／Ｏ機器制御ソフトウエア１−２
−１を実行しデ−タをインタフェ−ス１−３及び、Ｉ／
Ｏアドレス切替回路１−４を介して所定のシリアルポ−
トＩ／Ｏ機器２に出力する（又はデ−タをシリアルポ−
トＩ／Ｏ機器２から入力する）。
【００１０】
【発明の効果】以上、詳細に説明したように本発明によ
れば下記のような優れた効果が得られる。 （１）Ｉ／Ｏアドレス切替回路１−４を設けると共に、
メモリ１−２にはＩ／Ｏアドレス切替回路制御ソフトウ
エア１−２−２を格納し、該Ｉ／Ｏアドレス切替回路制
御ソフトウエア１−２−２を実行して切替制御を行うの
で、従来のように複数台のシリアルポ−トＩ／Ｏ機器に
対応して制御ソフトウエアを用意する必要はなくなり、
一つのソフトウエアで複数台のシリアルポ−トＩ／Ｏ機
器を制御することが出来る。
れば下記のような優れた効果が得られる。 （１）Ｉ／Ｏアドレス切替回路１−４を設けると共に、
メモリ１−２にはＩ／Ｏアドレス切替回路制御ソフトウ
エア１−２−２を格納し、該Ｉ／Ｏアドレス切替回路制
御ソフトウエア１−２−２を実行して切替制御を行うの
で、従来のように複数台のシリアルポ−トＩ／Ｏ機器に
対応して制御ソフトウエアを用意する必要はなくなり、
一つのソフトウエアで複数台のシリアルポ−トＩ／Ｏ機
器を制御することが出来る。
【００１１】（２）また、シリアルポ−トＩ／Ｏ機器の
増設等に際しても簡単に対応することが可能で、また、
ソフトウエアの縮小化と簡易化が図れる。
増設等に際しても簡単に対応することが可能で、また、
ソフトウエアの縮小化と簡易化が図れる。
【図１】本発明の複数台のシリアルポ−トＩ／Ｏ機器の
制御方法を示す図である。
制御方法を示す図である。
【図２】従来の複数台のシリアルポ−トＩ／Ｏ機器の制
御方法を示す図である。
御方法を示す図である。
１ ＰＯＳ本体 １−１ ＣＰＵ（中央処理装置） １−２ メモリ １−２−１ シリアルポ−トＩ／Ｏ機器制御ソフトウエ
ア １−２−２ Ｉ／Ｏアドレス切替回路制御ソフトウエア １−３ インタフェ−ス １−４ Ｉ／Ｏアドレス切替回路 ２ シリアルポ−トＩ／Ｏ機器
ア １−２−２ Ｉ／Ｏアドレス切替回路制御ソフトウエア １−３ インタフェ−ス １−４ Ｉ／Ｏアドレス切替回路 ２ シリアルポ−トＩ／Ｏ機器
Claims (1)
- 【請求項１】 複数台のシリアルポ−トＩ／Ｏ機器を接
続し制御する情報処理装置におけるシリアルポ−トＩ／
Ｏ機器の制御装置において、 前記情報処理装置にシリアルポ−トＩ／Ｏ機器を切り替
えるＩ／Ｏアドレス切替回路と、該Ｉ／Ｏアドレス切替
回路を制御するＩ／Ｏアドレス切替回路制御ソフトウエ
アを設け、該Ｉ／Ｏアドレス切替回路を介して該情報処
理装置に前記複数台のシリアルポ−トＩ／Ｏ機器を接続
し、 前記Ｉ／Ｏアドレス切替回路制御ソフトウエアを実行す
ることにより前記Ｉ／Ｏアドレス切替回路を所定の位置
に設定し、所定のシリアルポ−トＩ／Ｏ機器を制御する
ことを特徴とする情報処理装置におけるシリアルポ−ト
Ｉ／Ｏ機器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25469194A JPH0895895A (ja) | 1994-09-22 | 1994-09-22 | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25469194A JPH0895895A (ja) | 1994-09-22 | 1994-09-22 | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0895895A true JPH0895895A (ja) | 1996-04-12 |
Family
ID=17268529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25469194A Pending JPH0895895A (ja) | 1994-09-22 | 1994-09-22 | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0895895A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105242601A (zh) * | 2015-10-09 | 2016-01-13 | 贵州智达科技有限责任公司 | 一种电暖炉串口多兼容双向通讯协议 |
-
1994
- 1994-09-22 JP JP25469194A patent/JPH0895895A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105242601A (zh) * | 2015-10-09 | 2016-01-13 | 贵州智达科技有限责任公司 | 一种电暖炉串口多兼容双向通讯协议 |
| CN105242601B (zh) * | 2015-10-09 | 2018-05-08 | 贵州智达科技有限责任公司 | 一种电暖炉串口多兼容双向通讯方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| JP2753123B2 (ja) | 制御モード選択式通信コントローラ | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JPS5850383B2 (ja) | 情報処理装置 | |
| JPS6232745A (ja) | 回線処理システム | |
| JPH0452760A (ja) | ベクトル処理装置 | |
| JPH0410031A (ja) | マイクロプログラム制御装置 | |
| JPH08106432A (ja) | Ｄｍａ制御回路 | |
| JPS63253458A (ja) | アドレス変換回路 | |
| JPS6349959A (ja) | 割込み入力制御方式 | |
| JPH04181374A (ja) | ベクトル処理装置 | |
| JPH064310A (ja) | 複数オペレーティングシステム切換え方式 | |
| JPS61166670A (ja) | サ−ビスプロセツサバス切り替え方式 | |
| JPS6398728A (ja) | 入出力制御装置 | |
| JPS63158635A (ja) | 複数ｏｓ実行方式 | |
| JPS62206661A (ja) | 付加処理装置 | |
| JPS63113652A (ja) | Ｉ／ｏデバイス | |
| JPH06223046A (ja) | バストレース実行方法 | |
| JPH0652118A (ja) | 複数中央演算処理装置の制御装置 | |
| JPS6266370A (ja) | マルチプロセツサシステム | |
| JPH01200483A (ja) | 画像処理装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH0414106A (ja) | 多点アナログ入力処理装置 | |
| JPH02188814A (ja) | 初期設定方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |