JPH0414106A - 多点アナログ入力処理装置 - Google Patents
多点アナログ入力処理装置Info
- Publication number
- JPH0414106A JPH0414106A JP11819890A JP11819890A JPH0414106A JP H0414106 A JPH0414106 A JP H0414106A JP 11819890 A JP11819890 A JP 11819890A JP 11819890 A JP11819890 A JP 11819890A JP H0414106 A JPH0414106 A JP H0414106A
- Authority
- JP
- Japan
- Prior art keywords
- module
- modules
- time
- switch means
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012369 In process control Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、例えばプロセス制御システムにおける制御
対象の多数個所から得られる多点アナログ入力信号を処
理するための多点アナログ入力処理装置に関するもので
ある。
対象の多数個所から得られる多点アナログ入力信号を処
理するための多点アナログ入力処理装置に関するもので
ある。
第２図は従来の多点アナログ入力処理装置を示す構成図
である。 第２図において、バックプレーンと呼ばれる基板１には
、１個の第２のモジュールとしての多点アナログ入力処
理用モジュールＡ（以下、モジュールＡと言う）と、複
数個（例えば１１個）の第１のモジュールとしての入力
点数拡張用モジュールＢ（以下、モジュールＢと言う）
とがそれぞれ着脱可能に装着されている。これらのモジ
ュールＡ、Ｂの各々には、制御対象（図示せず）の多数
個所に設置された各種センサ等から多数のアナログ入力
信号（多点アナログ入力）がそれぞれ入力されるように
成されている。図示の例では、１つのモジュールについ
て１６個の信号が入力されるように成されている。 モジュールＢには、多点アナログ入力を時分割処理する
第１のマルチプレクサとしてのマルチプレクサ２と、こ
のマルチプレクサ２から得られる時分割信号を外部に出
力させるための第１のスイッチ手段としてのスイッチ３
とが設けられている。 モジュールＡには、多点アナログ入力を時分割処理する
第２のマルチプレクサとしてのマルチプレクサ４と、上
記スイッチ３から取り出されたモジュールＢの時分割信
号を入力させるための第２のスイッチ手段としてのスイ
ッチ５と、上記マルチプレクサ４及び上記スイッチ５か
ら得られる自モジュールＡの時分割信号と他モジュール
Ｂの時分割信号とをディジタル信号に変換するＡ／Ｄ変
換器６と、上記ディジタル信号を信号処理すると共に上
記マルチプレクサ２，４、スイッチ３．５及びＡ／Ｄ変
換器６等を制御するＣＰＵ７及びメモリ８から成る演算
処理部と、上記ＣＰＵ７と外部接続された上位装置とし
ての制御モジュール９との通信を行う通信手段としての
Ｉ／Ｆ部１０とが設けられている。 また、基板１にはモジュールＡのスイッチ５とモジュー
ルＢのスイッチ３とを接続する信号ライン１１と、モジ
ュールＡのＣＰＵ７とモジュールＢのマルチプレクサ２
及びスイッチ３とを接続する制御ライン１２と、制御モ
ジュール９とモジュールＡ、Ｂとを接続する制御ライン
１３とが設けられている。なお、モジュールＡ、Ｂはカ
ード状に形成することもできる。 上記構成によれば、ＣＰＵ７の制御に応じてスイッチ５
がＯＮに成される共に、スイッチ３及びマルチプレクサ
４，２が順次に制御されることにより、Ａ／Ｄ変換器６
はマルチプレクサ４．２から得られる各多点アナログ入
力の時分割信号を順次にディジタル信号に変換する。こ
のディジタル信号はＣＰＵ７及びメモリ８により所定の
信号処理が成され、この処理された信号はＩ／Ｆ部１０
を通じて制御モジュール９に送られる。制御モジュール
９は上記処理結果に応じて制御対象を制御する。また、
制御モジュール９は制御ライン１３を用いて、モジュー
ルＡ、Ｂを必要に応じて制御する。 以上のように、この多点アナログ入力処理装置によれば
、信号処理及び制御機能を持つ１個のモジュールＡと、
多点アナログ入力の時分割処理機能のみを持つ複数個の
モジュールＢとを用いることにより、全体として簡単な
ハードウェア構成で多点アナログ入力の処理を効率良く
行うことができる。また、モジュールＢの数を増やすこ
とにより、アナログ入力の点数を拡張することができる
。
である。 第２図において、バックプレーンと呼ばれる基板１には
、１個の第２のモジュールとしての多点アナログ入力処
理用モジュールＡ（以下、モジュールＡと言う）と、複
数個（例えば１１個）の第１のモジュールとしての入力
点数拡張用モジュールＢ（以下、モジュールＢと言う）
とがそれぞれ着脱可能に装着されている。これらのモジ
ュールＡ、Ｂの各々には、制御対象（図示せず）の多数
個所に設置された各種センサ等から多数のアナログ入力
信号（多点アナログ入力）がそれぞれ入力されるように
成されている。図示の例では、１つのモジュールについ
て１６個の信号が入力されるように成されている。 モジュールＢには、多点アナログ入力を時分割処理する
第１のマルチプレクサとしてのマルチプレクサ２と、こ
のマルチプレクサ２から得られる時分割信号を外部に出
力させるための第１のスイッチ手段としてのスイッチ３
とが設けられている。 モジュールＡには、多点アナログ入力を時分割処理する
第２のマルチプレクサとしてのマルチプレクサ４と、上
記スイッチ３から取り出されたモジュールＢの時分割信
号を入力させるための第２のスイッチ手段としてのスイ
ッチ５と、上記マルチプレクサ４及び上記スイッチ５か
ら得られる自モジュールＡの時分割信号と他モジュール
Ｂの時分割信号とをディジタル信号に変換するＡ／Ｄ変
換器６と、上記ディジタル信号を信号処理すると共に上
記マルチプレクサ２，４、スイッチ３．５及びＡ／Ｄ変
換器６等を制御するＣＰＵ７及びメモリ８から成る演算
処理部と、上記ＣＰＵ７と外部接続された上位装置とし
ての制御モジュール９との通信を行う通信手段としての
Ｉ／Ｆ部１０とが設けられている。 また、基板１にはモジュールＡのスイッチ５とモジュー
ルＢのスイッチ３とを接続する信号ライン１１と、モジ
ュールＡのＣＰＵ７とモジュールＢのマルチプレクサ２
及びスイッチ３とを接続する制御ライン１２と、制御モ
ジュール９とモジュールＡ、Ｂとを接続する制御ライン
１３とが設けられている。なお、モジュールＡ、Ｂはカ
ード状に形成することもできる。 上記構成によれば、ＣＰＵ７の制御に応じてスイッチ５
がＯＮに成される共に、スイッチ３及びマルチプレクサ
４，２が順次に制御されることにより、Ａ／Ｄ変換器６
はマルチプレクサ４．２から得られる各多点アナログ入
力の時分割信号を順次にディジタル信号に変換する。こ
のディジタル信号はＣＰＵ７及びメモリ８により所定の
信号処理が成され、この処理された信号はＩ／Ｆ部１０
を通じて制御モジュール９に送られる。制御モジュール
９は上記処理結果に応じて制御対象を制御する。また、
制御モジュール９は制御ライン１３を用いて、モジュー
ルＡ、Ｂを必要に応じて制御する。 以上のように、この多点アナログ入力処理装置によれば
、信号処理及び制御機能を持つ１個のモジュールＡと、
多点アナログ入力の時分割処理機能のみを持つ複数個の
モジュールＢとを用いることにより、全体として簡単な
ハードウェア構成で多点アナログ入力の処理を効率良く
行うことができる。また、モジュールＢの数を増やすこ
とにより、アナログ入力の点数を拡張することができる
。
上述した従来の多点アナログ入力処理装置においては、
各モジュールＡ、Ｂから得られる時分割信号のＡ／Ｄ変
換処理はモジュールへのみで行われるため、モジュール
Ｂの数が増えると、Ａ／Ｄ変換周期が長くなってしまう
という問題がある。 プロセス制御等においては、制御対象の監視や制御対象
からのデータの収集等に関する入力処理は比較的低速で
あってもよいが、制御機能に関する入力処理は高速で行
う必要があるため、モジュールＢの数が増えた場合は不
都合となる。 この発明は上記のような課題を解決するためになされた
もので、モジュールＢの数が増えても高速処理を行うこ
とのできるようにした多点アナログ入力処理装置を提供
することを目的としている。
各モジュールＡ、Ｂから得られる時分割信号のＡ／Ｄ変
換処理はモジュールへのみで行われるため、モジュール
Ｂの数が増えると、Ａ／Ｄ変換周期が長くなってしまう
という問題がある。 プロセス制御等においては、制御対象の監視や制御対象
からのデータの収集等に関する入力処理は比較的低速で
あってもよいが、制御機能に関する入力処理は高速で行
う必要があるため、モジュールＢの数が増えた場合は不
都合となる。 この発明は上記のような課題を解決するためになされた
もので、モジュールＢの数が増えても高速処理を行うこ
とのできるようにした多点アナログ入力処理装置を提供
することを目的としている。
この発明においては、基板にそれぞれ複数個のモジュー
ルＡとＢとを装着するように成し、常に１個のモジュー
ルＡで全部のモジュールＢを担当させると共に残りのモ
ジュールＡは自己の入力処理のみを行うようにしたもの
である。
ルＡとＢとを装着するように成し、常に１個のモジュー
ルＡで全部のモジュールＢを担当させると共に残りのモ
ジュールＡは自己の入力処理のみを行うようにしたもの
である。
入力処理に高速性を要求されるアナログ入力に対しては
、モジュールＡのみで処理を行うように成すと共に、低
速の処理でよいアナログ入力に対しては、１個のモジュ
ールＡに多数のモジュールＢを担当させて処理を行うよ
うに成すことにより、高速処理と低速処理とを同時に実
行することができる。また、コストがモジュールＡ）モ
ジュールＢであるため、モジュールＡのみで構成する場
合に比べて、簡単かつ安価に多点アナログ入力処理装置
が得られる。
、モジュールＡのみで処理を行うように成すと共に、低
速の処理でよいアナログ入力に対しては、１個のモジュ
ールＡに多数のモジュールＢを担当させて処理を行うよ
うに成すことにより、高速処理と低速処理とを同時に実
行することができる。また、コストがモジュールＡ）モ
ジュールＢであるため、モジュールＡのみで構成する場
合に比べて、簡単かつ安価に多点アナログ入力処理装置
が得られる。
以下、この発明の一実施例を図について説明する。第１
図においては、第２図と実質的に等しい部分には同一符
号を付して説明を省略する。 この発明においては、基板１に複数個のモジュールＡと
複数個のモジュールＢとを着脱可能に装着するように成
されている。第１図の場合は３個のモジュールＡ、、Ａ
２．Ａ、と９個のモジュールＢとが装着された例を示し
ている。そして例えばモジュールＡ、のスイッチ５をＯ
Ｎと成し、このモジュールＡ１に全部のモジュールＢを
担当させている。またモジュールＡ、、Ａ、のスイッチ
５を ＯＦＦと成し、これらのモジュールＡｔ。 Ａ３はそれぞれ単独で自モジュールの多点アナログ入力
のみを処理するように成されている。 このために、モジュールＡ、、Ａ、、Ａ３ にはモジュ
ールコントローラ１４が設けられ、このモジュールコン
トローラ１４により、スイッチ５゜３及びマルチプレク
サ２を制御ライン１２を通じて制御するように成されて
いる。なおＣＰＵ７、メモリ８及びモジュールコントロ
ーラ１４にヨリ制御部が構成される。そして制御モジュ
ール９からの指示信号により全部のモジュールＢを担当
する１個の例えばモジュールＡ、が選択されると、この
モジュールＡ、のＣＰＵＴの制御により、モジュールコ
ントローラ１４を通じてモジュールＡ１のスイッチ５が
ＯＮ、他のモジュールＡ！。 Ａ３のスイッチ５はＯＦＦのままである。これによって
全てのモジュールＢがモジュールＡ１に信号ライン１１
及び制御ライン１２を通じて接続されると共に、他のモ
ジュールＡｚ 、Ａｚはそれぞれ単独で自モジュールの
入力処理のみを行うようになる。なお、モジュールＡ、
、Ａ、 Ａ、のスイッチ５のＯＮ、０ＦＦＩＩＪ′ａ
は、制御モジュール９により制御ライン１３を通じて直
接に行ってもよい。 上記構成によれば、モジュールＡｚ Ａｙはそれぞれ
自分自身に入力された多点アナログ入力の処理のみを行
うので、Ａ／Ｄ変換周期の短い高速処理を行うことがで
きる。これと共に、モジュールＡ１は自モジュール及び
他の９個のモジュールＢの多点アナログ入力の処理を順
次に行うので、Ａ／Ｄ変換周期の長い低速処理となる。 従って、共通の基板１上で高速処理と低速処理とが同時
に実行される。
図においては、第２図と実質的に等しい部分には同一符
号を付して説明を省略する。 この発明においては、基板１に複数個のモジュールＡと
複数個のモジュールＢとを着脱可能に装着するように成
されている。第１図の場合は３個のモジュールＡ、、Ａ
２．Ａ、と９個のモジュールＢとが装着された例を示し
ている。そして例えばモジュールＡ、のスイッチ５をＯ
Ｎと成し、このモジュールＡ１に全部のモジュールＢを
担当させている。またモジュールＡ、、Ａ、のスイッチ
５を ＯＦＦと成し、これらのモジュールＡｔ。 Ａ３はそれぞれ単独で自モジュールの多点アナログ入力
のみを処理するように成されている。 このために、モジュールＡ、、Ａ、、Ａ３ にはモジュ
ールコントローラ１４が設けられ、このモジュールコン
トローラ１４により、スイッチ５゜３及びマルチプレク
サ２を制御ライン１２を通じて制御するように成されて
いる。なおＣＰＵ７、メモリ８及びモジュールコントロ
ーラ１４にヨリ制御部が構成される。そして制御モジュ
ール９からの指示信号により全部のモジュールＢを担当
する１個の例えばモジュールＡ、が選択されると、この
モジュールＡ、のＣＰＵＴの制御により、モジュールコ
ントローラ１４を通じてモジュールＡ１のスイッチ５が
ＯＮ、他のモジュールＡ！。 Ａ３のスイッチ５はＯＦＦのままである。これによって
全てのモジュールＢがモジュールＡ１に信号ライン１１
及び制御ライン１２を通じて接続されると共に、他のモ
ジュールＡｚ 、Ａｚはそれぞれ単独で自モジュールの
入力処理のみを行うようになる。なお、モジュールＡ、
、Ａ、 Ａ、のスイッチ５のＯＮ、０ＦＦＩＩＪ′ａ
は、制御モジュール９により制御ライン１３を通じて直
接に行ってもよい。 上記構成によれば、モジュールＡｚ Ａｙはそれぞれ
自分自身に入力された多点アナログ入力の処理のみを行
うので、Ａ／Ｄ変換周期の短い高速処理を行うことがで
きる。これと共に、モジュールＡ１は自モジュール及び
他の９個のモジュールＢの多点アナログ入力の処理を順
次に行うので、Ａ／Ｄ変換周期の長い低速処理となる。 従って、共通の基板１上で高速処理と低速処理とが同時
に実行される。
この発明によれば、多点アナログ入力の時分割処理機能
を有する複数個の第１のモジュールと、上記第１のモジ
ュールからの時分割信号と自モジュールで得られる時分
割信号とをＡ／Ｄ変換し、そのディジタル信号を処理す
ると共に上記第１のモジュールを制御する機能を持つ複
数個の第２のモジュールとを基板に着脱自在に設けると
共に、１個の第２のモジュールで全部の第１のモジュー
ルからの時分割信号を処理するように構成したので、Ａ
／Ｄ変換周期の短い高速処理とＡ／Ｄ変換周期の長い低
速処理とを同時に行うことが可能となり、多点アナログ
入力処理を従来よりさらに効率良く行うことができる。 また、コストがモジュルＡ）モジュールＢであるため、
モジュールＡのみで構成する場合に比べて、構成が簡単
であり、従って、安価に多点アナログ入力処理装置を得
ることができる。
を有する複数個の第１のモジュールと、上記第１のモジ
ュールからの時分割信号と自モジュールで得られる時分
割信号とをＡ／Ｄ変換し、そのディジタル信号を処理す
ると共に上記第１のモジュールを制御する機能を持つ複
数個の第２のモジュールとを基板に着脱自在に設けると
共に、１個の第２のモジュールで全部の第１のモジュー
ルからの時分割信号を処理するように構成したので、Ａ
／Ｄ変換周期の短い高速処理とＡ／Ｄ変換周期の長い低
速処理とを同時に行うことが可能となり、多点アナログ
入力処理を従来よりさらに効率良く行うことができる。 また、コストがモジュルＡ）モジュールＢであるため、
モジュールＡのみで構成する場合に比べて、構成が簡単
であり、従って、安価に多点アナログ入力処理装置を得
ることができる。
第１図はこの発明の一実施例による多点アナログ入力処
理装置を示す構成図、第２図は従来の多点アナログ入力
装置を示す構成図である。 １は基板、２．４はマルチプレクサ、３，５はスイッチ
、６はＡ／Ｄ変換器、７はＣＰＵ、８はメモリ、９は制
御モジュール、１０はＩ／Ｆ部、１１は信号ライン、１
２は制御ライン、Ａ、、Ａ２Ａ３は多点アナログ入力処
理用モジュール、Ｂは入力点数拡張用モジュール。 なお、図中、同一符号は同一、又は相当部分を示す。 （外２名）
理装置を示す構成図、第２図は従来の多点アナログ入力
装置を示す構成図である。 １は基板、２．４はマルチプレクサ、３，５はスイッチ
、６はＡ／Ｄ変換器、７はＣＰＵ、８はメモリ、９は制
御モジュール、１０はＩ／Ｆ部、１１は信号ライン、１
２は制御ライン、Ａ、、Ａ２Ａ３は多点アナログ入力処
理用モジュール、Ｂは入力点数拡張用モジュール。 なお、図中、同一符号は同一、又は相当部分を示す。 （外２名）
Claims (1)
- 多点アナログ入力を時分割処理する第１のマルチプレク
サとこの第１のマルチプレクサから出力される時分割信
号を外部に出力させる第１のスイッチ手段とを設けて成
る第１のモジュールと、多点アナログ入力を時分割処理
する第２のマルチプレクサと上記第１のスイッチ手段か
ら得られる上記時分割信号を入力させる第２のスイッチ
手段と上記第２のマルチプレクサ及び第１のスイッチ手
段から得られる時分割信号をディジタル信号に変換する
Ａ／Ｄ変換器と上記ディジタル信号を処理すると共に上
記第１及び第２のマルチプレクサ、上記第１及び第２の
スイッチ手段及び上記Ａ／Ｄ変換器を制御する制御部と
上記制御部と外部接続された装置との通信を行うための
通信手段とを設けて成る第２のモジュールと、上記第１
及び第２のモジュールがそれぞれ複数個づつ着脱可能に
装着されるように成されると共に上記第１のスイッチ手
段と第２のスイッチ手段とを接続する信号ラインと上記
演算処理部と上記第２のマルチプレクサ及び第２のスイ
ッチ手段とを接続する制御ラインとを設けて成る基板と
をそれぞれ具備して成り、複数個の第２のモジュールの
うち選択された１個の第２のモジュールのみが自モジュ
ール及び複数個の第１のモジュールの全部から得られる
時分割信号の処理を行うと共に残りの第２のモジュール
がそれぞれ自モジュールの時分割信号の処理を行うよう
に成された多点アナログ入力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11819890A JPH0769727B2 (ja) | 1990-05-08 | 1990-05-08 | 多点アナログ入力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11819890A JPH0769727B2 (ja) | 1990-05-08 | 1990-05-08 | 多点アナログ入力処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414106A true JPH0414106A (ja) | 1992-01-20 |
| JPH0769727B2 JPH0769727B2 (ja) | 1995-07-31 |
Family
ID=14730607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11819890A Expired - Lifetime JPH0769727B2 (ja) | 1990-05-08 | 1990-05-08 | 多点アナログ入力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769727B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06231092A (ja) * | 1992-05-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
-
1990
- 1990-05-08 JP JP11819890A patent/JPH0769727B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06231092A (ja) * | 1992-05-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0769727B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61110256A (ja) | 複数の演算部を有するプロセツサ | |
| JPH02226336A (ja) | デジタル信号処理装置 | |
| JPH0731613B2 (ja) | 診断制御装置 | |
| JPH0414106A (ja) | 多点アナログ入力処理装置 | |
| JP2552710B2 (ja) | 画像処理装置 | |
| US5179668A (en) | Signal processor | |
| JPH0661079B2 (ja) | デ−タ処理装置 | |
| JPH02162457A (ja) | マルチプロセッサシステム | |
| JPS60129856A (ja) | メモリ制御回路 | |
| JPS6093573A (ja) | 分散型デイジタル信号入力装置 | |
| JP3300214B2 (ja) | 複合演算器 | |
| JP2001092517A (ja) | Ｆａネットワーク及びロボットコントローラ | |
| JPS60144829A (ja) | マイクロプログラム制御システム | |
| RU97107751A (ru) | Система диагностирования цифровых устройств | |
| JPH06223046A (ja) | バストレース実行方法 | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JPH06259373A (ja) | 計算装置とともに使用し、複数個の周辺装置との交信を制御するための装置 | |
| JPS588015B2 (ja) | 演算制御装置の多重化方式 | |
| JPH11219303A (ja) | インサーキットエミュレータ | |
| JPH0444463B2 (ja) | ||
| JPS61264405A (ja) | シ−ケンス制御装置 | |
| JPH04143846A (ja) | インターフェイス変換回路 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH07200493A (ja) | 分散制御装置 | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |