JPS588015B2 - 演算制御装置の多重化方式 - Google Patents
演算制御装置の多重化方式Info
- Publication number
- JPS588015B2 JPS588015B2 JP52042288A JP4228877A JPS588015B2 JP S588015 B2 JPS588015 B2 JP S588015B2 JP 52042288 A JP52042288 A JP 52042288A JP 4228877 A JP4228877 A JP 4228877A JP S588015 B2 JPS588015 B2 JP S588015B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- output
- input
- control
- control units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】
この発明は複数台の演算制御装置を用いて、同一の制御
対象を制御する演算制御装置の多重化方式に関するもの
である 一般にこの種の多重化方式としては、それぞれの演算制
御装置の入出力間にデータハイウェイを形成し、そのデ
ータハイウエイを経由して演算制御装置間の情報を交換
するデータハイウェイ方式あるいは各演算制御装置に対
応した記憶機能を有するインタフェース装置を入出力部
に付加する多ポート化方式が用いられている しかしながら前者の場合、各演算制御装置はデータハイ
ウエイを介して接続されているので、他の演算制御装置
の処理状況によってはその処理が制限され、処理速度の
低下すなわちデータハイウエイ上の入出力情報を高速で
アクセスできず、また、このデータハイウエイと入出力
装置との間には専用のインターフエイス装置が必要で、
この制御が複雑である。
対象を制御する演算制御装置の多重化方式に関するもの
である 一般にこの種の多重化方式としては、それぞれの演算制
御装置の入出力間にデータハイウェイを形成し、そのデ
ータハイウエイを経由して演算制御装置間の情報を交換
するデータハイウェイ方式あるいは各演算制御装置に対
応した記憶機能を有するインタフェース装置を入出力部
に付加する多ポート化方式が用いられている しかしながら前者の場合、各演算制御装置はデータハイ
ウエイを介して接続されているので、他の演算制御装置
の処理状況によってはその処理が制限され、処理速度の
低下すなわちデータハイウエイ上の入出力情報を高速で
アクセスできず、また、このデータハイウエイと入出力
装置との間には専用のインターフエイス装置が必要で、
この制御が複雑である。
したがって小規模なシステム、または演算制御装置と入
出力装置間のデータ授受カ高速かつ頻度の高いシステム
への適用は必ラスしも効果的ではなかった また後者の場合、演算制御装置の台数が増えるとそのイ
ンターフエイス装置の構成が非常に複雑となり、小規模
なシステムにおいては演算制御装置の台数が制限される
。
出力装置間のデータ授受カ高速かつ頻度の高いシステム
への適用は必ラスしも効果的ではなかった また後者の場合、演算制御装置の台数が増えるとそのイ
ンターフエイス装置の構成が非常に複雑となり、小規模
なシステムにおいては演算制御装置の台数が制限される
。
この発明はこれらの欠点を解消するためになされたもの
で、高速処理が可能で、しかも簡単に構成できる演算制
御装置の多重化方式に関するものである。
で、高速処理が可能で、しかも簡単に構成できる演算制
御装置の多重化方式に関するものである。
以下第１図および第２図に示すこの発明の一実施例につ
いて説明する。
いて説明する。
第１図および第２図において、ＩＡ，ＩＢは演算制御装
置、２Ａ，２Ｂは演算制御装置ＩＡ，１Ｂの入出力バス
、３Ａ，３Ｂは人出力バス２Ａ，２Ｂに接続され、演算
制御装置ＩＡ，ＩＢ専用の入出力装置、４は入出力バス
２Ａあるいは２Ｂを共用入出力バス５に切換接続する切
換接続装置、この切換接続装置４は第２図のように切換
回路４ａおよびそれを制御する切換制御回路４ｂにより
構成されている。
置、２Ａ，２Ｂは演算制御装置ＩＡ，１Ｂの入出力バス
、３Ａ，３Ｂは人出力バス２Ａ，２Ｂに接続され、演算
制御装置ＩＡ，ＩＢ専用の入出力装置、４は入出力バス
２Ａあるいは２Ｂを共用入出力バス５に切換接続する切
換接続装置、この切換接続装置４は第２図のように切換
回路４ａおよびそれを制御する切換制御回路４ｂにより
構成されている。
６は共用入出力バス５に接続された共用入出力装置で、
この共用人出力装置６および入出力装置３Ａ，３Ｂを介
して制御対象となる被制御装置７が制御されるよう構成
されている。
この共用人出力装置６および入出力装置３Ａ，３Ｂを介
して制御対象となる被制御装置７が制御されるよう構成
されている。
このような構成において、共用入出力バス５は切換接続
装置４によってＢ系の入出力バス２Ｂに接続されている
ものとする。
装置４によってＢ系の入出力バス２Ｂに接続されている
ものとする。
いま、第３図に示すｔ１において、Ａ系の演算制御装置
１Ａから共用入出力装置６に対して読出／書込（Ｒ／Ｗ
）等の動作信号（以下ＲＤＹ信号と云う）が出力される
と、Ａ−ＲＤＹ信号により切換接続装置４の切換制御回
路４ｂは制御信号Ｓを切換厄路４ａに送り、共用入出力
バス５をＡ系の入出力バス２Ａに接続する。
１Ａから共用入出力装置６に対して読出／書込（Ｒ／Ｗ
）等の動作信号（以下ＲＤＹ信号と云う）が出力される
と、Ａ−ＲＤＹ信号により切換接続装置４の切換制御回
路４ｂは制御信号Ｓを切換厄路４ａに送り、共用入出力
バス５をＡ系の入出力バス２Ａに接続する。
このＡ−ＲＤＹ信号が出力される期間すなわちｔ１ 〜
ｔ３ の期間共用入出力装置６はＡ系の演算制御装置１
Ａの入出力処理を実行する。
ｔ３ の期間共用入出力装置６はＡ系の演算制御装置１
Ａの入出力処理を実行する。
なお、この実行途中のｔ２ においてＢ系の演算制御装
置１ＢからＢ−ＲＤＹ信号が出力されるが、この場合切
換接続装置４はこのＢ−ＲＤＹ信号により作動せず、共
用入出力装置６はＡ系の入出力処理をそのまま続行する
。
置１ＢからＢ−ＲＤＹ信号が出力されるが、この場合切
換接続装置４はこのＢ−ＲＤＹ信号により作動せず、共
用入出力装置６はＡ系の入出力処理をそのまま続行する
。
このＡ系の入出力処理がｔ３において完了すると、共用
入出力装置６からＡ系の演算制御装置１Ａに対し完了信
号（以下ＲＰＹ信号と云う）が出力され、Ａ−ＲＤＹ信
号の出力は停止される。
入出力装置６からＡ系の演算制御装置１Ａに対し完了信
号（以下ＲＰＹ信号と云う）が出力され、Ａ−ＲＤＹ信
号の出力は停止される。
次に、このｔ３ においてはＢ系の演算制御装置１Ｂよ
りＢ−ＲＤＹ信号が既に出力されているので、このｔ３
において切換接続回路４はＡ系をＢ系に切換えてＢ系の
入出力バス２Ｂを共用入出力バス５に接続する。
りＢ−ＲＤＹ信号が既に出力されているので、このｔ３
において切換接続回路４はＡ系をＢ系に切換えてＢ系の
入出力バス２Ｂを共用入出力バス５に接続する。
この切換接続により共用入出力装置６はＢ系の入出力処
理を開始し、ｔ４においてその処理が完了すると、Ｂ系
の演算制御装置１Ｂに対しＲＰＹ信号を出力してそのＢ
−ＲＤＹ信号の出力を停止させる。
理を開始し、ｔ４においてその処理が完了すると、Ｂ系
の演算制御装置１Ｂに対しＲＰＹ信号を出力してそのＢ
−ＲＤＹ信号の出力を停止させる。
なお、このｔ４時点においてはＡ−ＲＤＹ信号が出力さ
れていないので、この場合切換接続装置４はＢ系に接続
した状態を保持し、次のＲＤＹ信号を待つ。
れていないので、この場合切換接続装置４はＢ系に接続
した状態を保持し、次のＲＤＹ信号を待つ。
以下第３図に示すように、Ａ系あるいはＢ系の入出力処
理を順次実行していく。
理を順次実行していく。
なお上記実施例においては演算制御装置が２台の場合に
ついて説明したが、３台以上の場合についても同様に構
成できることは云うまでもない。
ついて説明したが、３台以上の場合についても同様に構
成できることは云うまでもない。
以上のように、この発明に係る演算制御装置の多重化方
式では、切換接続装置を用いて、個々の演算制御装置を
他の演算制御装置の動作に関係なく独立したオペレーテ
ィングシステムにより動作させるようにしたので、各演
算制御装置のソフトウエア処理も単一構成の場合と同様
に処理できると共に高速処理が可能となり、しかも演算
制御装置の故障が他の演算制御装置に波及しないと云う
利点がある。
式では、切換接続装置を用いて、個々の演算制御装置を
他の演算制御装置の動作に関係なく独立したオペレーテ
ィングシステムにより動作させるようにしたので、各演
算制御装置のソフトウエア処理も単一構成の場合と同様
に処理できると共に高速処理が可能となり、しかも演算
制御装置の故障が他の演算制御装置に波及しないと云う
利点がある。
また切換接続装置は単なる切換機能のみでよいので、簡
単かつ安価に構成することができる。
単かつ安価に構成することができる。
第１図はこの発明の一実施例の構成を示す系統図、第２
図は第１図の要部構成を示す系統図、第３図は第１図の
動作を説明するためのタイミングチャート図である。 図中、ＩＡ，ＩＢは演算制御装置、２Ａ，２Ｂは入出力
バス、３Ａ，３Ｂは入出力装置、４は切換接続装置、５
は共用入出力バス、６は共用入出力装置、７は被制御装
置である。 なお図中、同一あるいは相当部分には同一符号を付して
示してある。
図は第１図の要部構成を示す系統図、第３図は第１図の
動作を説明するためのタイミングチャート図である。 図中、ＩＡ，ＩＢは演算制御装置、２Ａ，２Ｂは入出力
バス、３Ａ，３Ｂは入出力装置、４は切換接続装置、５
は共用入出力バス、６は共用入出力装置、７は被制御装
置である。 なお図中、同一あるいは相当部分には同一符号を付して
示してある。
Claims (1)
- １ 共用入出力バスに接続された共用入出力装置を介し
、同一の制御対象を制御する複数台の演算制御装置、こ
れら演算制御装置から時間的に最も早く出力される動作
信号により、この動作信号を出力する上記演算制御装置
の入出力バスを上記共用入出力バスに切換接続すると共
に、上記共用入出力装置から出力される完了信号により
、その他の上記演算制御装置から動作信号が出力されて
いる時だけその入出力バスを上記共用入出力バスに切換
接続する切換接続装置を備えたことを特徴とする演算制
御装置の多重化方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52042288A JPS588015B2 (ja) | 1977-04-12 | 1977-04-12 | 演算制御装置の多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52042288A JPS588015B2 (ja) | 1977-04-12 | 1977-04-12 | 演算制御装置の多重化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53126840A JPS53126840A (en) | 1978-11-06 |
| JPS588015B2 true JPS588015B2 (ja) | 1983-02-14 |
Family
ID=12631844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52042288A Expired JPS588015B2 (ja) | 1977-04-12 | 1977-04-12 | 演算制御装置の多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588015B2 (ja) |
-
1977
- 1977-04-12 JP JP52042288A patent/JPS588015B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53126840A (en) | 1978-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588015B2 (ja) | 演算制御装置の多重化方式 | |
| JPS6315628B2 (ja) | ||
| JPS5941214B2 (ja) | 状態監視方式 | |
| JP2664777B2 (ja) | 機能拡張方式 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS6130300B2 (ja) | ||
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH0414106A (ja) | 多点アナログ入力処理装置 | |
| JPH01130218A (ja) | 複数補助記憶同時制御装置 | |
| JPH0311446A (ja) | メモリの接続制御回路 | |
| JPS61166670A (ja) | サ−ビスプロセツサバス切り替え方式 | |
| JPS6214869B2 (ja) | ||
| JPS63198144A (ja) | マルチポ−トメモリにおけるダイレクトメモリアクセス制御方式 | |
| JPS6093573A (ja) | 分散型デイジタル信号入力装置 | |
| JPH03238549A (ja) | マイクロプロセッサ | |
| JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JPH01180350A (ja) | 印刷方式 | |
| JPH0567025A (ja) | 周辺制御装置 | |
| JPH02292644A (ja) | メモリビジー制御回路 | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH01174075A (ja) | 画像処理システム | |
| JPH0473184B2 (ja) | ||
| JPH03278155A (ja) | Ｓｃｓｉバス拡張回路 | |
| JPS6345668A (ja) | タスク起動装置 |