JPH01174075A - 画像処理システム - Google Patents
画像処理システムInfo
- Publication number
- JPH01174075A JPH01174075A JP62329911A JP32991187A JPH01174075A JP H01174075 A JPH01174075 A JP H01174075A JP 62329911 A JP62329911 A JP 62329911A JP 32991187 A JP32991187 A JP 32991187A JP H01174075 A JPH01174075 A JP H01174075A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- data
- bus
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 32
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000003252 repetitive effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000010902 straw Substances 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、カメラからのイメージデータをモニタ表示
する画像処理システムに関するものである。
する画像処理システムに関するものである。
第３図は一般的な画像処理システムの概略を示す図であ
る。このシステムは、カメラ１から得られたイメージデ
ータを画像処理装置２にて処理し、その処理内容をモニ
タ３に表示させたり、他の装置を制御したりするもので
あり、その際ホストコンピュータ４によって制御される
場合もある。
る。このシステムは、カメラ１から得られたイメージデ
ータを画像処理装置２にて処理し、その処理内容をモニ
タ３に表示させたり、他の装置を制御したりするもので
あり、その際ホストコンピュータ４によって制御される
場合もある。
上記画像処理装置２は、例えばＡ／Ｄ （アナログ／デ
ィジタル）変換器１画像メモリ、演算器。
ィジタル）変換器１画像メモリ、演算器。
Ｄ／Ａ （ディジタル／アナログ）変換器等から構成さ
れている。そして、カメラ１から出力されたビデオ信号
はＡ／Ｄ変換された後、イメージデータとして画像メモ
リに記憶される。このメモリに書き込まれたイメージデ
ータに演算器によりノイズ除去などの必要な処理が行わ
れた後、Ｄ／Ａ変換されてモニタ３に出力される。
れている。そして、カメラ１から出力されたビデオ信号
はＡ／Ｄ変換された後、イメージデータとして画像メモ
リに記憶される。このメモリに書き込まれたイメージデ
ータに演算器によりノイズ除去などの必要な処理が行わ
れた後、Ｄ／Ａ変換されてモニタ３に出力される。
ここで、上述した画像処理装置２の回路構成は非常に複
雑であり、従ってプリント基板も大きく、大形で高価な
ものとなっている。また、各機能別にプリント基板を分
離することは、各々に制御回路を設ける必要があるので
、なかなか難かしい。そこで、各画像メモリ、演算器等
をカメラ１の制御信号によりル制御し、各々をイメージ
バスで順次接続することが本発明者によって提案されて
いる。このようなシステムとすることにより、容易に各
機能別にプリント基板を分離することができ、回路構成
も簡単になる。
雑であり、従ってプリント基板も大きく、大形で高価な
ものとなっている。また、各機能別にプリント基板を分
離することは、各々に制御回路を設ける必要があるので
、なかなか難かしい。そこで、各画像メモリ、演算器等
をカメラ１の制御信号によりル制御し、各々をイメージ
バスで順次接続することが本発明者によって提案されて
いる。このようなシステムとすることにより、容易に各
機能別にプリント基板を分離することができ、回路構成
も簡単になる。
（発明が解決しようとする問題点）
ところで、上記のように各部を順次イメージバスで接続
し、カメラ制御用の信号を共用することは、回路構成が
簡単になるなどの優れた利点があるが、演算器にて繰り
返し演算処理する必要がある場合には、−旦イメージデ
ータをホストコンピュータ等によって最初の入力部に再
転送しなければならないので、処理時間がその分遅くな
るという問題点を有している。
し、カメラ制御用の信号を共用することは、回路構成が
簡単になるなどの優れた利点があるが、演算器にて繰り
返し演算処理する必要がある場合には、−旦イメージデ
ータをホストコンピュータ等によって最初の入力部に再
転送しなければならないので、処理時間がその分遅くな
るという問題点を有している。
この発明は、このような問題点に着目してなされたもの
で、繰り返し演算処理する場合でも処理時間が速い画像
処理システムを提供するものである。
で、繰り返し演算処理する場合でも処理時間が速い画像
処理システムを提供するものである。
この発明の画像処理システムは、カメラを制御するコン
トローラと、カメラから得、られたイメージデータを記
憶する複数の画像メモリと、そのイメージデータの演算
処理を行う演口器と、演算されたイメージデータに基づ
いてモニタに画像表示させる出力部とを備え、各コント
ローラ、画像メモリ、演算器の間をデータ信号が往復可
能に２系統のイメージバスで接続すると共に、このイメ
ージバスに前記コントローラからカメラ制御用の信号を
同期制御信号として出力し、各画像メモリに対するデー
タ信号の流れを選択するバススイッチを設け、イメージ
データの繰り返し演算を航記イメージバスにデータ信号
を流すことで行えるようにしたものである。
トローラと、カメラから得、られたイメージデータを記
憶する複数の画像メモリと、そのイメージデータの演算
処理を行う演口器と、演算されたイメージデータに基づ
いてモニタに画像表示させる出力部とを備え、各コント
ローラ、画像メモリ、演算器の間をデータ信号が往復可
能に２系統のイメージバスで接続すると共に、このイメ
ージバスに前記コントローラからカメラ制御用の信号を
同期制御信号として出力し、各画像メモリに対するデー
タ信号の流れを選択するバススイッチを設け、イメージ
データの繰り返し演算を航記イメージバスにデータ信号
を流すことで行えるようにしたものである。
この発明の画像処理システムにおいては、カメラのコン
トローラ、画像メモリ、演算器の間が２系統のイメージ
バスで接続され、データ信号が各々の間で往復可能にな
っている。そして、このイメージバスに上記コントロー
ラからカメラ制御用の信号が同期制御信号として出力さ
れ、このイメージバスに流れてくる制御信号により各部
が制御される。その際、データ信号は各々の間を往復で
きるので、繰り返し演算処理する場合でもデータ信号を
最初の入力部に戻す必要がなく、処理速度が速くなる。
トローラ、画像メモリ、演算器の間が２系統のイメージ
バスで接続され、データ信号が各々の間で往復可能にな
っている。そして、このイメージバスに上記コントロー
ラからカメラ制御用の信号が同期制御信号として出力さ
れ、このイメージバスに流れてくる制御信号により各部
が制御される。その際、データ信号は各々の間を往復で
きるので、繰り返し演算処理する場合でもデータ信号を
最初の入力部に戻す必要がなく、処理速度が速くなる。
第１図はこの発明の一実施例を示す構成図である。この
システムには、各機能別に分離された入出力用基板（イ
）、メモリ基板（ロ）、（ハ）、演算用基板（ニ）が備
えられており、入出力用基板（イ）にはカメラ１及び全
体を制御するシステムコントローラ５と、前述したＡ／
Ｄ変換器６とモニタ３にビデオ信号を供給するためのＤ
／Ａ変換器７が実装されている。また、各メモリ基板（
ロ）、（ハ）には、カメラ１からＡ／Ｄ変換器６を通し
て得られたイメージデータを記憶する複数の画像メモリ
（、Ａ、Ｂ、Ｃ，ｄ）８ａ〜８ｄと、各画像メモリ８ａ
〜８ｄに対するデータ信号の流れを選択するバススイッ
チ９ａ〜９ｄが実装され、演算用基板（ニ）にはイメー
ジデータの演算処理を行う演算器１０が実装されている
。そして、これらの各基板（イ）、（ロ）。
システムには、各機能別に分離された入出力用基板（イ
）、メモリ基板（ロ）、（ハ）、演算用基板（ニ）が備
えられており、入出力用基板（イ）にはカメラ１及び全
体を制御するシステムコントローラ５と、前述したＡ／
Ｄ変換器６とモニタ３にビデオ信号を供給するためのＤ
／Ａ変換器７が実装されている。また、各メモリ基板（
ロ）、（ハ）には、カメラ１からＡ／Ｄ変換器６を通し
て得られたイメージデータを記憶する複数の画像メモリ
（、Ａ、Ｂ、Ｃ，ｄ）８ａ〜８ｄと、各画像メモリ８ａ
〜８ｄに対するデータ信号の流れを選択するバススイッ
チ９ａ〜９ｄが実装され、演算用基板（ニ）にはイメー
ジデータの演算処理を行う演算器１０が実装されている
。そして、これらの各基板（イ）、（ロ）。
（ハ）、（ニ）の間は、データ信号が往復可能に２系統
のイメージバスｌｌａ、ｌｌｂで接続され、このイメー
ジバス１１ａ、１１ｂにシステムコントローラ５からカ
メラ制御用のｆＸ号が同期制御信号として出力されてお
り、イメージデータの繰り返し演算がイメージバス１１
ａ、１１ｂにそのデータ信号を流すことで行えるように
なっている。また、各基板（イ）、（ロ）、（ハ）。
のイメージバスｌｌａ、ｌｌｂで接続され、このイメー
ジバス１１ａ、１１ｂにシステムコントローラ５からカ
メラ制御用のｆＸ号が同期制御信号として出力されてお
り、イメージデータの繰り返し演算がイメージバス１１
ａ、１１ｂにそのデータ信号を流すことで行えるように
なっている。また、各基板（イ）、（ロ）、（ハ）。
（ニ）は、ホストコンピュータ４と接続されたシステム
バス１２にそれぞれ接続されている。
バス１２にそれぞれ接続されている。
次に、動作について説明する。各部を制御するシステム
コントローラ５は入出力用基板（イ）のみにあり、この
コントローラ５から出力されるカメラ制御用の信号によ
り各部の制御が行われる。
コントローラ５は入出力用基板（イ）のみにあり、この
コントローラ５から出力されるカメラ制御用の信号によ
り各部の制御が行われる。
この入出力用基板（イ）には、カメラ用のインターフェ
ースとモニタ用のインターフェースが存在しているが、
二わらは互いに独立して何の関係もない構成となりてい
る。また、演算用基板（ニ）は二つのバスをもっている
が、一方は演算器ｌＯにデータを入力させるバスで、他
方は単にデータを通過させるだけのバスとなフている。
ースとモニタ用のインターフェースが存在しているが、
二わらは互いに独立して何の関係もない構成となりてい
る。また、演算用基板（ニ）は二つのバスをもっている
が、一方は演算器ｌＯにデータを入力させるバスで、他
方は単にデータを通過させるだけのバスとなフている。
そして、各基板（イ）〜（ニ）の間は、図の上方から下
方、また下方から上方に向けてデータ転送ができるよう
に２系統のイメージバス１１ａ。
方、また下方から上方に向けてデータ転送ができるよう
に２系統のイメージバス１１ａ。
１１ｂで接続されている。
ここで、具体的な例としてメモリ（Ａ）８ａとメモリ（
Ｃ）８ｃを使用して繰り返し演口を行う場合について説
明する。
Ｃ）８ｃを使用して繰り返し演口を行う場合について説
明する。
第２図（ａ）に示す例では、メモリ８ａから読み出され
たデータは図の矢印に従って演算器１０に入り、ここで
演算処理された後、メモリ８Ｃに送り込まれる。この時
、他のメモリ８ｂ、８ｄはバイパスされている。また、
第２図（ｂ）に示す例では、逆にメモリ８ｃから読み出
されたデータが処理され、メモリ８ａで格納される。そ
して、これらの手順を繰り返すことにより、繰り返しの
高速演算が可能となる。また、演算器１０をバイパスさ
せることで、各メモリ間のデータ転送も高速に行うこと
ができる。このイメージバスｌｌａ、１！ｂによるデー
タ転送は、システムバス１２を使用した場合よりもかな
り速く行うことができる。このように、データ処理を柔
軟に行うことができ、しかも高速にて処理することがで
きる。
たデータは図の矢印に従って演算器１０に入り、ここで
演算処理された後、メモリ８Ｃに送り込まれる。この時
、他のメモリ８ｂ、８ｄはバイパスされている。また、
第２図（ｂ）に示す例では、逆にメモリ８ｃから読み出
されたデータが処理され、メモリ８ａで格納される。そ
して、これらの手順を繰り返すことにより、繰り返しの
高速演算が可能となる。また、演算器１０をバイパスさ
せることで、各メモリ間のデータ転送も高速に行うこと
ができる。このイメージバスｌｌａ、１！ｂによるデー
タ転送は、システムバス１２を使用した場合よりもかな
り速く行うことができる。このように、データ処理を柔
軟に行うことができ、しかも高速にて処理することがで
きる。
以上説明したように、この発明によれば、カメラの制御
用信号を画像メモリ、演算器、モニタへの出力部に対し
ても使用し、且つこれらの各部を２系統のイメージバス
で接続して往復のデータ転送を可能にしたため、繰り返
し演算処理する場合でも高速で処理することができ、し
かも各機能別に基板を分離できるので回路構成が簡易に
なるという効果がある。
用信号を画像メモリ、演算器、モニタへの出力部に対し
ても使用し、且つこれらの各部を２系統のイメージバス
で接続して往復のデータ転送を可能にしたため、繰り返
し演算処理する場合でも高速で処理することができ、し
かも各機能別に基板を分離できるので回路構成が簡易に
なるという効果がある。
第１図はこの発明の一実施例を示す構成図、第２図（ａ
）、（ｂ）は繰り返し演算の際のデータの流れを示す説
明図、第３図は従来例を示す構成図である。 １・・・・・・カメラ ３・・・・・・モニタ ５−−−−−−システムコントローラ ８ａ〜８ｄ・・・・・・画像メモリ ９ａ〜９ ｄ−・・・・・バススイッチ１０・・・・・
・演算器 １１ ａ、 １ ｆ ｂ−−−−−−イメージバス出
願人 スタンレー電気株式会社 第１図
）、（ｂ）は繰り返し演算の際のデータの流れを示す説
明図、第３図は従来例を示す構成図である。 １・・・・・・カメラ ３・・・・・・モニタ ５−−−−−−システムコントローラ ８ａ〜８ｄ・・・・・・画像メモリ ９ａ〜９ ｄ−・・・・・バススイッチ１０・・・・・
・演算器 １１ ａ、 １ ｆ ｂ−−−−−−イメージバス出
願人 スタンレー電気株式会社 第１図
Claims (1)
- カメラを制御するコントローラと、カメラから得られた
イメージデータを記憶する複数の画像メモリと、そのイ
メージデータの演算処理を行う演算器と、演算されたイ
メージデータに基づいてモニタに画像表示させる出力部
とを備え、各コントローラ、画像メモリ、演算器の間を
データ信号が往復可能に２系統のイメージバスで接続す
ると共に、このイメージバスに前記コントローラからカ
メラ制御用の信号を同期制御信号として出力し、各画像
メモリに対するデータ信号の流れを選択するバススイッ
チを設け、イメージデータの繰り返し演算を前記イメー
ジバスにデータ信号を流すことで行えるようにしたこと
を特徴とする画像処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329911A JPH01174075A (ja) | 1987-12-28 | 1987-12-28 | 画像処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329911A JPH01174075A (ja) | 1987-12-28 | 1987-12-28 | 画像処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01174075A true JPH01174075A (ja) | 1989-07-10 |
| JPH0444463B2 JPH0444463B2 (ja) | 1992-07-21 |
Family
ID=18226639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62329911A Granted JPH01174075A (ja) | 1987-12-28 | 1987-12-28 | 画像処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01174075A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03224366A (ja) * | 1990-01-30 | 1991-10-03 | Canon Inc | スチルビデオカメラの制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292586A (ja) * | 1985-10-17 | 1987-04-28 | Sony Corp | ビデオスイツチング回路 |
-
1987
- 1987-12-28 JP JP62329911A patent/JPH01174075A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292586A (ja) * | 1985-10-17 | 1987-04-28 | Sony Corp | ビデオスイツチング回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03224366A (ja) * | 1990-01-30 | 1991-10-03 | Canon Inc | スチルビデオカメラの制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444463B2 (ja) | 1992-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502512A (en) | Apparatus and method for digital video and audio processing a plurality of pictures and sounds | |
| JPH08235130A (ja) | 並列プロセッサ | |
| JPS6312074A (ja) | ラベリング回路 | |
| JPH01174075A (ja) | 画像処理システム | |
| JPS60262253A (ja) | メモリデ−タ処理回路 | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| JPH01169669A (ja) | 高速数値演算装置 | |
| JPH0661079B2 (ja) | デ−タ処理装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JP2610817B2 (ja) | アドレス生成装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPS62152071A (ja) | デ−タ処理装置 | |
| JPS62119639A (ja) | プログラム転送装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH05334423A (ja) | 画像処理装置 | |
| JP2588042B2 (ja) | データ処理回路 | |
| JPS62237556A (ja) | Ｄｍａデ−タ転送方式 | |
| JPH06139344A (ja) | 画像処理装置 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPH03163671A (ja) | 画像処理装置 | |
| JPS5864562A (ja) | 信号処理装置 | |
| JPS62130470A (ja) | 画像処理装置 | |
| JPH02230473A (ja) | 並列計算機の画像処理システム | |
| JPS61148562A (ja) | 情報処理装置におけるデ−タの移送方式 | |
| JPH0512200A (ja) | 情報転送システム |