JPS61148562A - 情報処理装置におけるデ−タの移送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置におけるデータ移送方式に関す
る。

〔従来の技術〕

情報処理装置相互間や、情報処理装置と他の機器との間
に通信回線等を介してデータを伝送する場合、アドレス
が最も小さいバイトから順に、また１バイト内では重み
の最も小さいビットから順に伝送することが当業界の標
準になっている。また、ファクシミリなどのイメージデ
ータは走査順に伝送することが標準になっている。した
がって、イメージデータの主記憶上における配列の形式
は、第６図（、）に示すようになる。一方、数値データ
の配列は９機種によって異なるが、第３図（ｂ）に示す
形式のものがある。

また０文字データの場合は、第３図（ｃ）の形式による
のが一般的である。

第３図における６種のデータ形式を比べると。

これらを処理するときに９文字データではそのままの形
でデータレジスタにロードすればよいのに対して、数値
データやイメージデータではバイトの順序を逆にしてロ
ードしないと連続したドツト（画素）が連続したビット
に対応せず。

処理の困難なことがわかる。データの形式を変えると、
既存のデータやプログラムとの互換性がなくなるため、
データの形式を変えることなく、この問題を解決する必
要があった。

しかるに、従来の情報処理装置では、記憶手段相互の間
（例えば、主記憶装置内の２つの領域間、主記憶装置と
データレジスタ間、２つのデータレジスタ間なＯにおけ
るデータの移送時、　　において、移送元と移送先の各
領域を構成する各バイトの対応方法が固定されており、
プログラムからの指定によって変更することはできなか
った。

本発明者は、似たような問題を解決するため。

先にバイト内のビット順序の反転？指定できるようにす
ることを提案した（昭和５９年特願１１１゜５１２号明
細書、以下先願と略す）。

〔発明が解決しようとする問題点〕

しかし、先願の方式では、第３図に示したデータ形式？
有する情報処理装置に対してはうまく解決できない。

本発明の目的は、プログラムにより移送元と移送先のバ
イト対応を指定する機能を設けることにより、上記従来
の問題点を解決し、伝送に適した形式と処理に適した形
式との相互変換を容易に、かつ効率よく行うことのでき
る情報処理装置におけるデータの移送方式？提供するこ
とにある。

本発明の他の目的は、先願のようにバイト内のビットの
順序を反転することなく、上記目的を達成することにあ
る。

〔問題点を解決するための手段〕

本発明によるデータの移送方式は、記憶手段とプログラ
ム実行手段と？含んでなる情報処理装置において、前記
プログラムにより前記記憶手段中の第１及び第２の移送
対象領域と移送データのバイト対応とを指定する手段と
、該指定手段により指定されたバイト対応で前記第１及
び第２の移送対象領域間でデータを移送する手段とを設
け、該移送手段は、移送命令の実行時に、前記バイト対
応指定が正順の場合には、送り側領域のそのままのバイ
ト順序でデータを受け側領域に移送し、前記バイト対応
指定が逆順の場合には、送シ側領域のバイトの順序を反
転させて受け側領域に移送することを特徴とする。

〔実施例〕

次に９本発明によるデータ移送方式について実施例を挙
げ２図面を参照して詳細に説明する。

第１図は１本発明による実施例の構成を示すブロック図
である。図において、１はバス、２は主記憶装置、３は
データレジスタ、４は制御回路、５は演算回路である。

また、６は命令レジスタ、７及び８はそれぞれ入力レジ
スタ及び出力レジスタであり、バス１に接続されて、デ
ータの入出力のインタフェースを構成する。９及び１０
はマルチプレクサである。また、３１〜３４はそれぞれ
アドレス出力信号、データ出力信号。

データ入力信号及びビット対応指定信号を導く信号線で
あり、３５はデータレジスタ３を選択する信号線である
。上記２つのマルチプレクサ９及び１０はそれぞれ同じ
に構成されており、その具体的な構成は、第２図のブロ
ック図に示されている。この実施例では、バスはすべて
４バイト幅と仮定する。第２図において、　４１〜羽は
各バイトに対応するマルチプレクサであシ、このうち４
１が最も小さいアドレスのバイトに対応する。１バイト
は８ビツトから構成されているものとする。したがって
、実際には４１〜４４は各々８個の４人カマルチプレク
サが並列に存在することになる。５１〜５４．６１〜６
４．及び７１〜７４はそれぞれ入力信号線を示し、マル
チプレクサ９ではそれぞれ入力レジスタ７．制御回路４
．及び演算回路５に接続される。また、マルチプレクサ
１０では、マルチプレクサ９と区別するために同じ符号
にダッシュを付して説明すると、入力信号線５１′〜５
４′はデータレジスタ３に接続され。

入力信号線６１′〜図′は制御回路４に接続されている
。入力信号線７１′〜７４′は使用しない。マルチプレ
クサ９では、各マルチプレクサの出力信号線８１〜８４
はデータレジスタ３に接続され。

出力信号線９１〜９４は使用しない。一方、マルチプレ
クサ１０では、出力信号線８１′〜８４′は出力レジス
タ８に接続され、出力信号線９１′〜９４′は演算回路
５に接続されている。なお、信号線５１〜５４（５１’
〜ヌ’）、６１〜６４（６１’〜６４’）、７１〜７４
（７１′〜７４’）、８１〜８４（８１’〜８４勺及び
９１〜９４（９１′〜９４′）は、いずれも８ビツトの
信号１ｌｉｌを表わしている。また、エンコーダ４９（
または作成する。

上記のごとく構成された実施例の動作について、まず、
主記憶装置２からデータレジスタ３へ１語のデータをロ
ードする場合を説明する。

プログラムは予めバイト対応の指定を正順か逆順かのど
ちらか希望する方に定め、制御回路４の信号線３４ヲ該
当するバイト対応指定信号の出力状態に設定しておく。

次に、ロード命令を出すと、制御回路４は信号線３１の
アドレス出力信号をオンにする。これによって、上記ロ
ード命令中に含まれるアドレス部がマルチプレクサ１０
の入力信号線６１′〜６４′に入力され、これが出力レ
ジスタ８からバス１を介して主記憶装置２に送られる。

続いて、制御回路４は信号線３１のアドレス出力信号を
オフに、信号線３３のデータ入力信号をオンにすると、
主記憶装置２から読み出されたデータは、バス１から入
力レジスタ７を介してマルチプレクサ９の入力信号線５
１〜５４に供給される。マルチプレクサ９では、制御回
路４の信号線３３およびあから制御入力信号をうけ、入
力信号線５１〜５４の正順入力、又は逆順入力を選択し
、出力信号線８１〜８４から信号線３３上のデータレジ
スタ選択信号で指定されたデータをうけて、これをデー
タレジスタ３に格納する。

逆に、データレジスタ３から主記憶装置２へ１語のデー
タをストアする場合、プログラムは予めバイト対応指定
を正順か逆順かのいずれか希望する方に定め、制御回路
４の信号線３４ヲ該当するバイト対応指定信号の出力状
態に設定しておく。次に、ストア命令を出すと、制御回
路４は信号線３１のアドレス出力信号をオンにする。

これによって、上記ストア命令中に含まれるアドレス部
がマルチプレクサ１０の入力信号線６１′〜６４′に入
力され、これが出力レジスタ８からバス１を介して主記
憶装置２に送られる。続いて、制御回路４は信号線３１
のアドレス出力信号をオフに、信号線３２のデータ出力
信号をオンにすると、信号線３３上のデータレジスタ選
択信号で指定されたデータレジスタ３が読み出され。

マルチプレクサ１０の入力信号線５１′〜８′に供給さ
れる。マルチプレクサ１０では、制御入力信号３１．３
２．３４に基づいて入力信号線５１′〜８′の正順入力
、又は逆順入力を選択し、出力信号線８１′〜８４′か
ら出力レジスタ８に供給され、バス１を介して主記憶装
置２にデータが格納される。

マルチプレクサ９及び１０の動作を更に詳細に説明する
と、各マルチプレクサはそれぞれ４つの入力端子Ａ−Ｄ
ｉ有し２選択信号３８．３９（または３Ｂ’　、　３９
’　）の状態によって適当な入力を選択する。選択信号
３８．３９（または関／、３Ｃｔ／）はエンコーダ４９
（または４９′）によって制御入力信号３１〜３４から
作成される（実際にはもっと多数の信号がエンコーダに
入力されるが１本発明の説明に必要がないので省略する
）。マルチプレクサ９では。

信号線おのデータ入力信号がオンで、信号線あのバイト
対応信号がオン（逆順指定）のときは各マルチプレクサ
４１〜４４の端子Ａの入力が選択され、データ入力信号
がオンで、バイト対応信号がオフ（正順指定）のときは
端子Ｂの入力が選択される。また、マルチプレクサ１０
では、信号線３２のデータ出力信号がオンで、信号線３
４のバイト対応信号がオン（逆順指定）のときは各マル
チプレクサ４１′〜４４′の端子ＡＣ７５人力が選択さ
れ、データ出力信号がオンで、バイト対応信号がオフ（
正順指定）のときは端子Ｂの入力が選択され、信号線３
１のアドレス出力信号がオンのときは端子Ｃの入力が選
択される。したがって、データ入力時には、主記憶装置
２からバス１．入カレンスタフを介して入力されたデー
タが、マルチプレクサ９で各バイトの対応が正順。

又は逆順に選択されたのち、データレジスタ３にロード
される。データ出力時には、データレジスタ３からの出
力データがマルチプレクサ１０で各バイトの対応が正順
、又は逆順に選択されたのち、出力レンスタ８からバス
１ｆ：経由して主記憶装置２に格納される。さらに、ア
ドレス出力時には、制御回路４からのアドレス情報がマ
ルチプレクサ１０で正順に選択され、出力レジスタ８．
データバス１７に介して主記憶装置２に対応は、Ｎｔ主
記憶装置２およびデータレジスタ３の各移送対象領域が
含むバイトの数、ｎをＮＵ下の任意の自然数とすれば、
バイト対応指定が正順の場合には、送り側の移送対象領
域のｎ番目のバイトと受は側の移送対象領域のｎ番目の
バイトとを対応させ、バイト対応指定が逆順の場合には
、送り側の移送対象領域のｎ番目のバイトと受は側の移
送対象領域の（Ｎ−ｎ＋１）番目のバイトとを対応させ
ればよいことが判るであろう。

なお、上記の実施例においては、バイト対応指定分ロー
ド／ストア命令に先行して行うようにしだが、ロード／
ストア命令中にバイト対応を指定するフィールドを設け
るようにすることもできる。また、データレジスタ間の
コピーや主記憶装置間の移送についても、同様に取り扱
えることは同業者ならば極めて容易に理解できるであろ
う。

〔発明の効果〕

以上の説明により明らかなように１本発明によれば、プ
ログラムからバイト対応を指定することにより、データ
の形式を伝送に適した形式と処理に適した形式との間で
容易に相互変換が可能となシ、情報処理装置に適用して
、数値データ、文字データ、イメージデータなどの移送
効率を向上すべく得られる効果は大きい。

【図面の簡単な説明】

第１図は本発明による一実施例の構成を示すブロック図
、第２図は第１図における２つのマルチプレクサの具体
的な構成をマルチプレクサ９に代表させて示すブロック
図、第５図は一般に使用されている主記憶上における各
種データの配列形式を説明するための図である。 図において、１はバス、２は主記憶装置、３はデータレ
ジスタ、４は制御回路、５は演算回路、６は命令レジス
タ、７は入力レジスタ、８は出力レジスタ、９．１０は
マルチプレクサ、４１〜４４はバイト対応に区分された
マルチプレクサ。 ４９はエンコーダである。 第３図 バイトアドレス　　　　　　　　ａ　　　　　　ｄ＋ｌ
　　　　　　Ｑ十２　　　　　　Ｃ１４ｐ３（Ｑ）イメ
ージテ２夕　　　　δ−←−−７／６鴫−−９２４−−
１７３２−２５ｃ走１飄貢）

Claims (1)

【特許請求の範囲】
1. １、記憶手段とプログラム実行手段とを含んでなる情報
   処理装置において、前記プログラムにより前記記憶手段
   中の第１及び第２の移送対象領域と移送データのバイト
   対応とを指定する手段と、該指定手段により指定された
   バイト対応で前記第１及び第２の移送対象領域間でデー
   タを移送する手段とを設け、該移送手段は、移送命令の
   実行時に、前記バイト対応指定が正順の場合には、送り
   側領域のそのままのバイト順序でデータを受け側領域に
   移送し、前記バイト対応指定が逆順の場合には、送り側
   領域のバイトの順序を反転させて受け側領域に移送する
   ことを特徴とする情報処理装置におけるデータの移送方
   式。