JPS63234749A - メツセ−ジ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はループ状伝送路を使用するメツセージ伝送装
置に関するものである。

〔従来の技術〕

第３図は従来のとの稿の装置を示すブロック図であって
、図において（１３）　、（ｌｂ）はそれぞれ送受信ス
テーション（以下ステージコント略記する）、（２ｍ）
　、　（２ｂ）はそれぞれステージｗ　ｙ　（ｔａ）、
（ｘｂ）を経てデータの送受信を行う外部コントローラ
、（８）はループ状伝送路を示す。ステーション（ｌａ
）　、（ｌｂ）はそれぞれ回線インタフェース部（３５
Ｌ）　、　（３ｂ）　、データバッフ１メモリ（４ａ）
、（４ｂ）　、外部コントローラインタフェース部（５
８）　、　（５ｂ）を有し、（６ａ）、（６ｂ）はそれ
ぞれアテンシロン信号、（７５Ｌ）、（７ｂ）はそれぞ
れステーション（ｌａ）　、　（ｌｂ）及び対応する外
部コントローラ（２ａ）　、　（２ｂ）間で入出力され
る信号を表す。また、（８ＪＬ）　、　（８ｂ）　、　
（８Ｃ）はそれぞれ伝送路（８）中の図示の部分を表わ
す。

ループ状伝送路（８）上を伝送される信号は一般にビッ
トシリアルの形のディジタル信号であって、伝送路（８
）上の伝送に適するようにディジタル信号によって変調
された搬送波の形蹟なっていることが多い。搬送波の形
の伝送に対しては伝送路からステーションに入る入口に
復調器を設けてもとのディジタル信号に復調し、ステー
ションから信号が伝送路に出る出口に変調器を設けて変
調搬送波の形にしている。これら復調器、変調器は回線
インタフェース部（３！Ｌ）　、　（３ｂ）内圧収めら
れる。また回線インタフェース部（３１Ｌ）　、　（３
ｂ）内のり調器の出力から変調器の入力までは一般には
シフトレジスタで構成され、ビットシリアルの形のディ
ジタル信号はその信号のビットレートと同一レートを有
するクロックによってシフトされている。以下の説明で
は説明を簡単にするため変調器、復磨器の存在を無視し
、回線インタフェース部（３ａ）から伝送路（８ｂ）に
出た信号は回線インタフェース部（３ｂ）のシフトレジ
スタに入力され順次シフトされて伝送路（８Ｃ）に出て
、伝送路（８ａ）を経て回線インタフェース部（３ａ）
のシフトレジスタに入力され、このようにして信号は伝
送路（８）上を循環するものとして説明する。

第３図では図面を簡単にするためにステーションの数を
２局としたが、任意の複数局のステーションを同一伝送
路に縦続的にかつ環状に接続して、これら複数のステー
ションの相互間でデータ伝送を行うことができる。

複数連の互に異なるメツセージを同時に伝送する場合は
各メツセージを時分割のタイムスロットに入れて一つの
フレームを構成し、各タイムスロットの位置が容易に検
出できるようにフレーム同期信号を設け、特定のビット
パターンで構成されたフレーム同期信号を各ステーショ
ンにおいて検出することにより、各ステーションにおい
て各タイムスロットの位置を定める。複数のステーショ
ンに対し複数のタイムスロットをどのように割当てるか
については色々の方法があるが、これらのことはこの発
明には直接の関係はないので、説明を省略し、以下の説
明ではステーション（１ａ）から所定のタイムスロット
を用いステーション（１ｂ）を宛先としてメツセージを
伝送するとして説明する。

データバッファメモＩＪ　（４ａ）　、　（４ｂ）には
回線インタフェース部（３ａ）　、　（３ｂ）から入力
したデータ、又は外部コントローラ（２１Ｌ）　、　（
２ｂ）から入力し回線インタ７工−誠部（３ａ）　、　
（３ｂ）を経て伝送路（８）へ送出すべきデータが一時
記憶される。回線インタフェース部（３１）　、　（３
ｂ）のシフトレジスタは伝送路（８）忙対する入出力の
ための直列信号入力端子及び直列信号出力端子を有する
ほか、データバッファメモＩＪ　（４ａ）　、　（４ｂ
）に対する入出力のだめの並列信号入力端子と並列信号
出力端子とを備えている。ブールバッファメモリ（４１
Ｌ）　、　（４ｂ）内のデータは外部コントローライン
タフェース部（５４）　、　（５ｂ）を介して外部コン
トローラ（２ａ）　、　（２ｂ）に入出力される。

また、データバッファメモリ（４ａ）　、　（４ｂ）内
のデータの配列（すなわち、データの格納されるアドレ
ス位Ｉｔ）は伝送路（８）上のデータの配列に対応させ
てあり、外部コントローラ（２８）　、　（２ｂ）はデ
ータバッファメモリ（４ａ）　、　（４ｂ）の所定のア
ドレスへアクセスすることによって回線インタフェース
部（３ａ）　、　（３ｂ）内の所望のデータを入出力で
きるものとする。但し、データバッファメモリ（４ａ）
、（４ｂ）内のデータと伝送路（８）上のデータの配列
の対応は当該外部コントローラから入出力するデータの
範囲に限定されるもので、自ステーションに接続されて
いる外部コントローラには何等関係のないデータを自局
のデータバッファメモリに書込む必要のないことは申す
までもない。

次に、外部コントローラ（２ａ）から外部コントローラ
（２ｂ）へメツセージを送出する場合について従来の装
置の動作を説明する。従来の装置では、送信元ステーシ
ョン（ステーション（１ａ）とする）かう宛先ステージ
言ン（ステージ冒ン（ｌｂ）とする）へ伝送するメツセ
ージ中の所定の位置のビットを送信要求フラグとし、宛
先ステーションから送信元ステーションへ送る応答の中
の所定の位置のビットを送信完了フラグとして使用する
。外部コントローラ（２ａ）は宛先アドレス（上記の例
ではステーション（ｌｂ）のアドレス）と送信スベキメ
ッセージの内容と送信要求フラグに対するセット信号（
有意信号、仮に論理「１」を有意とする）をデータバッ
ファメモリ（４ａ）のそれぞれのアドレス位置に書込む
。データバッファメモＩＪ（４ａ）に書込まれた各信号
は回線インタフェース部（３ａ）　、伝送路（８ｂ）を
経てステーション（１ｂ）の回線インタフェース部（３
ｂ）に伝送される。回線インタフェース部（３ｂ）では
宛先アドレスが自ステージ言ンアドレスに一致すること
を検知し、当該メツセージと送信要求フラグとをデータ
バッファメモＩＪ（４ｂ）に書込む。データバッファメ
モＩＪ（４ｂ）内の送信要求フラグに有意信号（論理「
１」）が書込まれると、外部コントローラ（２ｂ）がデ
ータバッファメモリ（４ｂ）にアクセスできる状態にあ
る場合は、アテンシ。

／信号（６ｂ）が有意になる。アテンション信号（６ｂ
）が有意になると、外部コントローラ（２ｂ）はデータ
バッファメモリ（４ｂ）のメツセージを読取る。メツセ
ージの読取りが終ると、外部コントローラ（２ｂ）はデ
ータバッファメモＩＪ（４ｂ）内の送信完了フラグをセ
ットする。セットされた送信完了フラグは回線インタフ
ェース部（３ｂ）を介し伝送路（８ｅ）　、　（８ａ）
を経て伝送されデータバッファメモＩＪ（４ａ）に書込
まれる。ステーション（ｌａ）はデータバッファメモ’
Ｊ（４ａ）内の送信完了フラグを監視し、論理「１」（
有意）となった時送信処理を終了する。すなわち、ステ
ーション（１ａ）は送信要求フラグをリセットシ（論理
ｒＯＪにする）、ステーション（１ｂ）は送信要求フラ
グがリセットされたのを見て送信完了フラグをリセット
する。

〔発明が解決しようとする問題点９ 以上のように従来の装置では送信要求フラグのセット及
びリセットの動作、々らびに送信完了フラグのセット及
びリセットの動作を必要とし、かつセット動作ばかりで
なくリセット動作においても伝送路上に信号の伝送を必
要とするという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、送信要求、送信完了の信号伝送のために伝送
路を使用する必要をなるべく少なくすることができるメ
ツセージ伝送装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明の装置では、送信要求フラグと送信完了フラグ
のかわりにデータＡとデータＢとを設け、送信元ステー
ションではデータＡに１を加えることによって送信要求
を表わし、宛先ステーションではデータＡがデータＢと
異なることを検出してこれを送信要求と理解し、データ
Ａの数値をデータＢにセットすることによって送信完了
を表し、送信元ステーションではデータＢがデータＡに
等しくなったことを検出して送信完了と理解した。

なお、データＡとデータＢとは相互の異同を知れば足り
るので１ビツトのデータで足り、データＡ、Ｂが１ビツ
トである場合、データＡに１を加えることはＯ＋１→１
．１＋１→０の演算となることを意味する。データＡ、
Ｂを２ビツト以上のデータとしてもよいことは申すまで
もない。

〔作用〕

この発明の装置によれば、宛先ステーシコンでデータＡ
の数値をデータＢにセットして送信完了を表わすことは
、同時に送信要求フラグをリセットしたことになり、し
たがって送信元ステーションで送信要求フラグのリセッ
ト動作を必要とせず、かつまた宛先ステーションで送信
完了フラグのリセット動作も必要としない。

〔実施例〕

以下この発明の実施例を図面について説明する。

この発明の装置の全体構成は第３図に示す従来装置の全
体構成と同様であシ、たソ第３図ＶｃＦｉ図示してない
細部の点においてこの発明の装置は従来の装置と異なっ
ている。この発明の装置の各機はこの発明の装置の動作
を示すフローチャートによって最もよく説明することが
できる。第１図はこの発明の装置の送信元のステージ璽
ンとこれに対応する外部コントローラ（ステージ冒ン（
１ａ）と外部コントローラ（２ａ）とする）における動
作を示すフローチャートであり、第２図は宛先のステー
ジ雪ンとこれに対応する外部コントローラ（ステーショ
ン（１ｂ）と外部コントローラ（２ｂ）とする）におけ
る動作を示すフローチャートであり、これらの図におい
て（１０）〜（１７）及び（２０）〜（２５）は各ステ
ップを示す。

これらの図において、データＡ１データＢはそれぞれデ
ータバッファメモ’Ｊ　（４ａ）　、　（４ｂ）内の特
定のアドレス位置に格納され、従って伝送路（８）上を
伝送される信号フレーム内のそれぞれ特定の使者の信号
であシ、先に説明したように最も簡単な場合はそれぞれ
１ビツトの信号である。

以下、第１図及び第２図についてこの発明の装置の動作
を説明する。初期化の段階においてはデータＡもデータ
Ｂもリセットされて「０」になっている。ステップ（１
１）、（１２）は従来の装置におけると同様である。ス
テップ（１３）ではデータＡに数値ｌを加え九ものをデ
ータＡとする。

このようにしてデータバッファメモリ（４ａ）に書込ま
れたメツセージデータ、宛先アドレス、及びデータＡは
回線インタフェース部（３ａ）を介し、伝送路（８ｂ）
を経て回線インタフェース部（３ｂ）に伝送される。回
線インタフェース部（３ｂ）では宛先アドレスが自ステ
ーシヨンアドレスに一致するか否かを常時監観していて
（第２図ステップ（２１）　）宛先アドレスが自ステー
シヨンアドレスに一致しカい信号に対しては何等の動作
もしないのでそのような信号は回線インタフェース部（
３ｂ）を経てそのまま伝送路（８Ｃ）に送出される。ス
テップ（２１）の判定がＹｅｓの場合は回線インタフェ
ース部（３ｂ）のデータ（メツセージデータとデータＡ
）をデータバッファメモリ（４ｂ）ｌｃ＃込む。この動
作は従来と同様であり第２図には示してない。次にステ
ップ（２２）にうつり、データバッファメモリ（４ｂ）
内のデータＡとデータＢの異同を判定する。ステップ（
２２）の判定でデータＡとデータＢとが等しくなければ
送信要求と解釈しアテンション信号（６ｂ）を出力して
データバッファメモリ（４ｂ）のメツセージデータを外
部コントローラ（２ｂ）に取込み（ステップ（２３＞　
＞かつステップ（２３）からステップ（２４）にうっリ
データＡの値をデータＢＩ／ｃ、＄込む。ステップ（２
２）の判定でデータＡがデータＢと同一であれば、何等
の動作をしない。

ステーション（１ａ）ではステップ（１３）の後はステ
ップ（１４）にうつり、データＡがデータＢに等しくな
るのを待つ。データＡがデータＢに等しくなればステッ
プ（１８）に移って送信を完了し、データＡがデータＢ
に等しくなるのを待っている間にステップ（１５）の判
定でタイムオーバになればステップ（１６）でデータＡ
、Ｂを共に初期化した上でタイムオーバエラー（１７）
ヲ出シ、タイムオーバエラーの場合に定められた処理を
行う。

以上のようにこの発明によれば、ステップ（２４）の動
作により、送信完了フラグを送出したことになり、ステ
ップ（１４）の動作で送信完了フラグを検出したことに
なるが、このときは送信要求フラグも送信完了フラグも
リセットされたと同一状態になっているので、これら信
号のリセット動作は必要としない。

なおデータＡに数値１を加算するかわりにデータＡから
数ｆｉｔ　１を減算してもよい。

〔発明の効果〕

以上のようにこの発明によれば、送信要求フラグ及び送
信完了フラグに対するリセット動作を必要とせず、伝送
路を効率よく使用することができる。

【図面の簡単な説明】

第１図はこの発明の装置の送信元ステーションにおける
動作を示すフローチャート、第２図はこの発明の装置の
宛先ステーションにおける動作を示すフローチャート、
第３図はこの発明の一実施例を示すブロック図。 （ｌａ）　、　（ｌｂ）はそれぞれステージ　７、（２
ａ）　、　（２ｂ）はそれぞれ外部コントローラ、（３
ａ）、（３ｂ）はそれぞれ回線インタフェース部、（４
ａ）、（４ｂ）はそれぞれデータバッファメモ’Ｊ、（
８）はループ状伝送路、（１３）はデータＡに数値１を
加えるステップ、（２４）はデータＡの値をデータＢに
セットするステップ。

Claims (1)

1. 【特許請求の範囲】 複数の通信ステーションが共通のループ状伝送路に接続
   され、上記複数の通信ステーションの各通信ステーショ
   ンに設けられた回線インタフェース部は上記ループ状伝
   送路によって互に縦続され、複数の通信ステーション間
   の信号はすべての通信ステーションの回線インタフェー
   ス部を経て上記ループ状伝送路上を循環的に伝送され、
   各通信ステーションには当該通信ステーションの回線イ
   ンタフェースとの間で信号の入出力を行うためのデータ
   バッファメモリが設けられるメッセージ伝送装置におい
   て、 送信元ステーションから宛先ステーションへ送信するメ
   ッセージの特定の位置の信号をデータＡ、宛先ステーシ
   ョンから送信元ステーションへ送信する応答の特定の位
   置の信号をデータＢとし、各通信ステーションのデータ
   バッファメモリのそれぞれのアドレス位置にデータＡ、
   データＢを格納し初期化の時点でデータＡ、データＢを
   数値０にリセットする手段、 送信元ステーションが宛先ステーションに対しメッセー
   ジを送出しようとするとき、データＡに数値１を加算又
   は減算し、宛先アドレスとメッセージデータとデータＡ
   とを当該送信元ステーションの回線インタフェース部を
   経て伝送路に送出する手段、 宛先ステーションが当該宛先ステーションの回線インタ
   フェース部に入力された宛先アドレスが当該ステーショ
   ンのアドレスに一致することを検出した場合、回線イン
   タフェース部のメッセージデータ及びデータＡを当該ス
   テーションのデータバッファメモリに書込み、データバ
   ッファメモリ内のデータＡとデータＢとを比較し、同一
   でない場合当該宛先ステーションに対応する外部コント
   ローラに対しデータバッファメモリ内のメッセージデー
   タを読出すように指示し、かつデータＢにデータＡの値
   を入れて回線インタフェース部を経て伝送路に送出する
   手段、 送信元ステーションがメッセージを送出して所定時間以
   内にデータＢがデータＡに等しくなったことを検出した
   場合送信完了処理を行う手段、を備えたことを特徴とす
   るメッセージ伝送装置。