JPS61191144A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS61191144A JPS61191144A JP60250759A JP25075985A JPS61191144A JP S61191144 A JPS61191144 A JP S61191144A JP 60250759 A JP60250759 A JP 60250759A JP 25075985 A JP25075985 A JP 25075985A JP S61191144 A JPS61191144 A JP S61191144A
- Authority
- JP
- Japan
- Prior art keywords
- register
- signal
- data
- transmission
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
装置等に接続されてデータの送受信馨行なう通信制御装
置に係り、特にモデムインタフェースのｔ’ Ｄ信号（
キャリア検出信号）のオフを監視して行なうデータ送信
制御に関する。
置に係り、特にモデムインタフェースのｔ’ Ｄ信号（
キャリア検出信号）のオフを監視して行なうデータ送信
制御に関する。
全２重通信のマルチポイント構成において、通信制御装
置（１次局）から複数電文を送信する時はＣ”Ｄ＠号の
オフを確認して送信を行なうのが、般的・でｔｈす、そ
の理由は次の通りである。
置（１次局）から複数電文を送信する時はＣ”Ｄ＠号の
オフを確認して送信を行なうのが、般的・でｔｈす、そ
の理由は次の通りである。
第６図セよび第４図を用いて説明する。
第６図において、Ｃ’ Ｃ’ Ｕは通信制御装置ケ、舟
、Ｍｌ、Ｍ２はモデムを、７’ｌ、Ｔ２は端末装ｆｌｋ
、な表わし、全２重通信のマルチポイント構成になって
いる。
、Ｍｌ、Ｍ２はモデムを、７’ｌ、Ｔ２は端末装ｆｌｋ
、な表わし、全２重通信のマルチポイント構成になって
いる。
第４図は、Ｃ“ｔ” Ｕ側のＳＤ線および端末装＆Ｔｔ
。
。
Ｔ２側のＳＤ、Ｒ５線、モデムＭ１．Ｍ２のキャリアの
状態な示す。
状態な示す。
いま、ｔ’ｃｒｔよｐノ゛１に対してホーリングシーケ
ンスを送信したとすると、Ｔ１は該デーリングシーケン
スを受信した後、応答シーケンスナＣＣ′Ｕへ返丁。こ
の時、７’１はＲ５線をオンにしてＳＬＪ線に応答シー
ケンスを乗せ、モデムＭ１は、キャリアを送出する。
ンスを送信したとすると、Ｔ１は該デーリングシーケン
スを受信した後、応答シーケンスナＣＣ′Ｕへ返丁。こ
の時、７’１はＲ５線をオンにしてＳＬＪ線に応答シー
ケンスを乗せ、モデムＭ１は、キャリアを送出する。
次Ｋ（、’ ＣＵ側でＣ゛ＤＤ信号フを監視せずに、次
の端末装置１゛２に対してポーリングシーケンスを送出
したとすると１２からの応答シーケンスがｔ’ Ｃ”
Ｕへ送信される際、第４図の破線部に示す様に、モデム
舟１とモデムＭ２のキャリアが重なることにより、応答
シーケンスが送信できないことがめる。
の端末装置１゛２に対してポーリングシーケンスを送出
したとすると１２からの応答シーケンスがｔ’ Ｃ”
Ｕへ送信される際、第４図の破線部に示す様に、モデム
舟１とモデムＭ２のキャリアが重なることにより、応答
シーケンスが送信できないことがめる。
以上の理由により、（、’ＤＤ信号オフを確認して送信
を行なうことが必要でめり、従来は次の様な方法で行っ
ていた。
を行なうことが必要でめり、従来は次の様な方法で行っ
ていた。
各々の電文を送信する毎に、一旦送信を停止して回＠Ｉ
Ｙ：マーク状態にし、その後、ｔ’ Ｄオフを検出した
時、次の電文の送信を開始していた。
Ｙ：マーク状態にし、その後、ｔ’ Ｄオフを検出した
時、次の電文の送信を開始していた。
このため、送信を一旦停止しなけ゛れはならないという
問題と、電文と電文の間を任意のキャラクタで埋める事
が出来ないという問題があった。
問題と、電文と電文の間を任意のキャラクタで埋める事
が出来ないという問題があった。
１を文の送信を終えたら、ｔ’ Ｄオフとなる筐では任
−Ｈのパターン（例えば５ＹＩＶキヤラクタや１゛’
Ｌ Ａ Ｇ パターン）を送信し続け、Ｃ′Ｄオフとな
った時に次の電文の送信を開始″Ｖるという機通信ｒａ
ｉｖ介して端末装置等と接続してデータの送受信な行な
う通信制御装置において、送信データ格納用メモリと該
メモリからのｄｃみ出シデータを格納する第１のレジス
タと、該第１のレジスタ内のデータケ取り込んで回線へ
ビット拍動に送出するために用いる第２のレジスタヲ有
し、モデムインタフェースのｔ’ Ｄ信号を監視して、
ｔ’ Ｄ信号がオフとなる寸では、第１のレジスタに置
かれたデータを繰り返し送出する手段と、ＣＤ信号がオ
フになると、メモリに格納されているデータを第１のレ
ジスタに読み出し送信し、それ以降は、順次メモリから
データな読み出して第１のレジスタにセットしてデータ
３ ・ 送信を行なう手段とを具備することにより、−電文の送
信終了後、Ｃ°Ｄオフとなる１では、任意ツバターン（
上記第↑レジスタの内容）を送信し続け、ｔ’ Ｄオフ
となった時に、次の電文の送ｆ！を開始するという一連
の動作な可能とする構に適用した一実施例のブロック図
である。
−Ｈのパターン（例えば５ＹＩＶキヤラクタや１゛’
Ｌ Ａ Ｇ パターン）を送信し続け、Ｃ′Ｄオフとな
った時に次の電文の送信を開始″Ｖるという機通信ｒａ
ｉｖ介して端末装置等と接続してデータの送受信な行な
う通信制御装置において、送信データ格納用メモリと該
メモリからのｄｃみ出シデータを格納する第１のレジス
タと、該第１のレジスタ内のデータケ取り込んで回線へ
ビット拍動に送出するために用いる第２のレジスタヲ有
し、モデムインタフェースのｔ’ Ｄ信号を監視して、
ｔ’ Ｄ信号がオフとなる寸では、第１のレジスタに置
かれたデータを繰り返し送出する手段と、ＣＤ信号がオ
フになると、メモリに格納されているデータを第１のレ
ジスタに読み出し送信し、それ以降は、順次メモリから
データな読み出して第１のレジスタにセットしてデータ
３ ・ 送信を行なう手段とを具備することにより、−電文の送
信終了後、Ｃ°Ｄオフとなる１では、任意ツバターン（
上記第↑レジスタの内容）を送信し続け、ｔ’ Ｄオフ
となった時に、次の電文の送ｆ！を開始するという一連
の動作な可能とする構に適用した一実施例のブロック図
である。
１は主制御ユニットであり、回線走査機構との送受信デ
ータの授受、電文の処理、エラー処理等をプログラム処
理により行なう。
ータの授受、電文の処理、エラー処理等をプログラム処
理により行なう。
２はデータ格納用メモリであり、主制御ユニット１かも
の送信データ書込みバス１１とアドレスバス１３、デー
タ書込み指示信号１２の制御の下に、送信チール書込み
を行ない、送信データが格納される。３はｍ１送信レジ
スタであり、Ｃ。
の送信データ書込みバス１１とアドレスバス１３、デー
タ書込み指示信号１２の制御の下に、送信チール書込み
を行ない、送信データが格納される。３はｍ１送信レジ
スタであり、Ｃ。
Ｄオフ監視回路６からのセット信号９により、データ格
納用メモリ２の内容ケ取り込む。
納用メモリ２の内容ケ取り込む。
、４
４は第２送信レジスタであり、１キャラクタ送信完了検
出回路５からのセット信号８により第１送信レジスタ３
の内容を取り込んだ後、回線速度に合わせて１ビットシ
フトラ行ない、ＳＤ＠１４にピット直列のデータをのせ
る。
出回路５からのセット信号８により第１送信レジスタ３
の内容を取り込んだ後、回線速度に合わせて１ビットシ
フトラ行ない、ＳＤ＠１４にピット直列のデータをのせ
る。
５は１キャラクタ送信完了検出回路であり、第２送信レ
ジスタ４のデータの送信完了を検出しり時にレジスタ４
のセット信号馨出丁。
ジスタ４のデータの送信完了を検出しり時にレジスタ４
のセット信号馨出丁。
６はＣ°Ｄオフ監視回路であり、第２送信レジスタ４の
データ送信完了時にｔ’ Ｄオフでめったら、第１送信
レジスタセクト信号９を出丁と伴に、メモリ２のアドレ
ス更新指示信号１０な出丁。
データ送信完了時にｔ’ Ｄオフでめったら、第１送信
レジスタセクト信号９を出丁と伴に、メモリ２のアドレ
ス更新指示信号１０な出丁。
７はアドレス発生回路でおり、主制御ユニット１かも送
信データを書込む場合はアドレスバス１５に従ってアド
レスを発生させ、それ以外の場合は、ｔ’ Ｄオフ監視
回路６かものアドレス更新指示信号１０に従ってアドレ
スを発生させる。
信データを書込む場合はアドレスバス１５に従ってアド
レスを発生させ、それ以外の場合は、ｔ’ Ｄオフ監視
回路６かものアドレス更新指示信号１０に従ってアドレ
スを発生させる。
上記の構成でｔ’ Ｄ信号がオンの場合とＣ′Ｄ信号が
オフの場合の動作を第１図および第２図な用いて説明す
る。
オフの場合の動作を第１図および第２図な用いて説明す
る。
第１図において送信データのメモリ２への書込みは主制
御ユニット１からのデータ書込み指示信号１２と送信デ
ータ書込みバス１１、アドレスバス１５により行なわれ
る。
御ユニット１からのデータ書込み指示信号１２と送信デ
ータ書込みバス１１、アドレスバス１５により行なわれ
る。
初めにｔ’ Ｄ信号がオンの場合の動作について述べる
。第２送信レジスタ４のデータ送信を終えると１キャラ
クタ送信完了検出回路５よす信号８がめる。この時はｔ
’ Ｄオンのため信号９は出ない。従って第１送信レジ
スタ３には前の状態が残り、第２送信レジスタ４には、
ｖ！第１送信レジスタ６の内容が移され、つ１り同じデ
ータを送信することになる。（第２囚のα都参照。
。第２送信レジスタ４のデータ送信を終えると１キャラ
クタ送信完了検出回路５よす信号８がめる。この時はｔ
’ Ｄオンのため信号９は出ない。従って第１送信レジ
スタ３には前の状態が残り、第２送信レジスタ４には、
ｖ！第１送信レジスタ６の内容が移され、つ１り同じデ
ータを送信することになる。（第２囚のα都参照。
但し第２図では第１送信レジスタ５に７’ｌ ａｇパタ
ーンが入っている場−＆を例にとっである。）ｔ’ Ｄ
オンとなる萱で、この動作を繰り返丁◎次にｔ’ Ｄ信
号がオフとなった場合の動作は次のｉａ ｖ−７ｚる。
ーンが入っている場−＆を例にとっである。）ｔ’ Ｄ
オンとなる萱で、この動作を繰り返丁◎次にｔ’ Ｄ信
号がオフとなった場合の動作は次のｉａ ｖ−７ｚる。
第２迭儒レジスタ４のデータ送信を終えると、（２）路
５かも信号８が出る。この時、ｔ’ Ｄ信号１５がオフ
のため、第１送信レジスタセツト信号９が出る。従って
第２レジスタ３には、データ格納メモリ２に入っている
送信データが読み出され、ざらに第２レジスタ４には、
第２レジスタの該読み出しデータが移されることになる
。その後、第２レジスタのデータは、ビットシフトを繰
り返して回線へ送出される。またアドレス更新指示信号
１０を受けたアドレス発生回路７ではメモリアドレスの
斐新ン行ない、次の送信キャラクタのアクセスを可能に
する。
５かも信号８が出る。この時、ｔ’ Ｄ信号１５がオフ
のため、第１送信レジスタセツト信号９が出る。従って
第２レジスタ３には、データ格納メモリ２に入っている
送信データが読み出され、ざらに第２レジスタ４には、
第２レジスタの該読み出しデータが移されることになる
。その後、第２レジスタのデータは、ビットシフトを繰
り返して回線へ送出される。またアドレス更新指示信号
１０を受けたアドレス発生回路７ではメモリアドレスの
斐新ン行ない、次の送信キャラクタのアクセスを可能に
する。
これ以降は、順次データ格納メモリ２からデータな読み
出して第１送信レジスタ３、ざらに第２送信レジスタ４
にセットしてデータ送信をできる。
出して第１送信レジスタ３、ざらに第２送信レジスタ４
にセットしてデータ送信をできる。
複数電文を送信する場合、１電文の送信を終えたら、ｔ
’Ｄオフとなるまでは、任意のパターンな送信し続け、
ｔ’ Ｉ）オフとなった時に、次の電文の送信な開始す
るという機能を持つことにより、一連の送信動作を停止
する必要がなくなり、普た電文と電文の間を任意のキャ
ラクタで、 ７ 。
’Ｄオフとなるまでは、任意のパターンな送信し続け、
ｔ’ Ｉ）オフとなった時に、次の電文の送信な開始す
るという機能を持つことにより、一連の送信動作を停止
する必要がなくなり、普た電文と電文の間を任意のキャ
ラクタで、 ７ 。
埋めることが可能になる。
構に適用した例のブロック図、第２図はデ〒り送信時の
第１図におけるＳＤ線およびＣ′Ｄ線の状態な示す図で
ある。
第１図におけるＳＤ線およびＣ′Ｄ線の状態な示す図で
ある。
第６図および第４図はＣ°Ｄオフと監視してデータ送信
を行なう必要性の説明に用いる−である。
を行なう必要性の説明に用いる−である。
１・・・主制御ユニット ２・・・データ格納メモリ３
・・・第１送信レジスタ ４・・・第２送信レジスタ ５・・・１キャラクタ送信完了検出回路６・・・ｔ’
Ｄオフ監視回路 ７・・・アドレス発生回路 ８・・・第２送信レジスタセツト信号 ９・・・第１送信レジスタセツト信号 １０・・・アドレス更新指示信号 １１・・・送信データ書込みバス １２・・・データ書込み指示信号 、 ８． １３・・・アドレスバス
・・・第１送信レジスタ ４・・・第２送信レジスタ ５・・・１キャラクタ送信完了検出回路６・・・ｔ’
Ｄオフ監視回路 ７・・・アドレス発生回路 ８・・・第２送信レジスタセツト信号 ９・・・第１送信レジスタセツト信号 １０・・・アドレス更新指示信号 １１・・・送信データ書込みバス １２・・・データ書込み指示信号 、 ８． １３・・・アドレスバス
Claims (1)
- １、モデムおよび通信回線を介して端末装置等に接続さ
れて、データの送受信を行なう通信制御装置において、
送信データを格納するメモリと、該メモリから読み出し
た送信データを格納する第１のレジスタと、該第１のレ
ジスタ内の送信データを取り込んで回線へビット直列に
送出するために用いる第２のレジスタを有し、モデムイ
ンタフェースのＣＤ信号を監視してＣＤ信号がオフとな
るまでは、第１のレジスタに置かれたデータを繰り返し
送出する手段と、ＣＤ信号がオフになるとメモリに格納
されているデータを第１のレジスタに読み出し送信し、
それ以降は、順次メモリからデータを読み出して第１の
レジスタにセットしてデータ送信を行なう手段とを有す
ることを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250759A JPS61191144A (ja) | 1985-11-11 | 1985-11-11 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250759A JPS61191144A (ja) | 1985-11-11 | 1985-11-11 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191144A true JPS61191144A (ja) | 1986-08-25 |
| JPH0328104B2 JPH0328104B2 (ja) | 1991-04-18 |
Family
ID=17212618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60250759A Granted JPS61191144A (ja) | 1985-11-11 | 1985-11-11 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191144A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429901A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Data transmission control system |
-
1985
- 1985-11-11 JP JP60250759A patent/JPS61191144A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429901A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Data transmission control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328104B2 (ja) | 1991-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363125A (en) | Memory readback check method and apparatus | |
| US4888728A (en) | Multipoint link data-transmission control system | |
| JPS6113305A (ja) | 産業制御装置用入出力装置 | |
| KR970071302A (ko) | 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법 | |
| US5163049A (en) | Method for assuring data-string-consistency independent of software | |
| JPS61191144A (ja) | 通信制御装置 | |
| GB1358436A (en) | Communication adapter | |
| US3778779A (en) | Logic and storage circuit for terminal device | |
| JPS6312303B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| JPS59195728A (ja) | デ−タ処理装置 | |
| KR0151687B1 (ko) | 8n 비트 데이타 전달 장치 | |
| US3891839A (en) | Method and apparatus for identifying an invalid character code | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JPH0122300Y2 (ja) | ||
| JPS63234749A (ja) | メツセ−ジ伝送装置 | |
| JPS63260235A (ja) | 送信制御方式 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| JPH07319841A (ja) | シリアル制御装置 | |
| JPS62226248A (ja) | メモリアドレスチエツク方式 | |
| JPH01270190A (ja) | メモリーカード | |
| JPS61228755A (ja) | 通信制御装置 | |
| JPS6051952A (ja) | パリティ検査方式 | |
| JPH01236389A (ja) | メモリーカード |