KR0151687B1

KR0151687B1 - 8n 비트 데이타 전달 장치

Info

Publication number: KR0151687B1
Application number: KR1019950042949A
Authority: KR
Inventors: 장지영
Original assignee: 이대원; 삼성항공산업 주식회사
Priority date: 1995-11-22
Filing date: 1995-11-22
Publication date: 1998-10-15
Also published as: KR970029087A

Abstract

8비트 데이터 버스를 사용하여 8N 비트의 데이터를 처리하기 위한 시스템에서, 전송되는 8N 비트 데이터를 래치 인에이블 신호에 따라 8비트의 데이터 버스로 순차적으로 출력한 다음, 데이터 전송이 완료되면 라이트 신호를 액티브시켜 출력하는 마이크로 처리 수단과; 상기 마이크로 처리 수단에서 순차적으로 출력되는 8비트 데이터를 인가되는 래치 인에이블 신호 상태에 따라 래치시켰다가 출력하는 N개의 래치로 이루어진 래치부와; 상기 래치부에서 출력되는 8N 비트 데이터를 인가되는 라이트 신호에 따라 해당 어드레스로 입력하여 그에 해당하는 동작을 수행하는 프호세서를 포함하여 이루어지는 8N 비트 데이터 전달장치는, 정해진 데이터 비트를 가지는 단일 마이크로 처리 장치를 이용하여 더 많은 비트수의 데이터를 공급할 수 있으며, 하나의 시스템에서 여러 가지 프로세서에 다양한 수의 데이터 비트를 공급할 수 있다.

Description

8N 비트 데이터 전달장치

제1도는 이 발명의 실시예 1에 따른 8N 비트 데이터 전달 장치의 구성도이고,

제2도는 이 발명의 실시예 2에 따른 8N 비트 데이터 전달 장치의 구성도이고,

제3도는 이 발명의 실시예 2에 따른 8N 비트 데이터 전달 장치의 동작 타이밍도이다.

이 발명은 8N 비트 데이터 전달 장치에 관한 것으로 더욱 상세하게 말하자면, 단일의 정해진 데이터 버스를 가지는 마이크로 처리장치(Micro Processor Unit : MPU)와 다수의 래치를 이용하여, 마이크로 처리 장치의 데이터 비트수보다 많은 데이터를 처리하는 8N 비트 데이터 전달 장치에 관한 것이다.

일반적으로 마이크로 프로세서 장치를 사용하는 제어 시스템에 있어서, N 비트의 데이터를 처리하기 위해서는 N 비트 데이터 버스를 가지는 마이크로 처리 장치가 사용되었다.

상기와 같이 한정된 수의 데이터 버스를 가지는 마이크로 처리 장치를 사용하는 시스템에 있어서 다수의 데이터를 처리해야 하는 경우 예를 들면, A 라는 프로세서는 16비트의 데이터를 필요로 하고, B라는 프로세서는 24비트의 데이터를 받아야 하는 경우에는, 24비트의 데이터를 처리할 수 있는 마이크로 처리 장치를 사용해야 한다.

그러나, 사용되는 마이크로 처리 장치가 프로세서가 요구하는 데이터비트수만큼의 데이터 버스를 가지지 않는 경우에는, 별도의 마이크로 처리 장치를 사용하여 부족한 데이터를 처리하여야 하는 단점이 발생한다.

이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로, 상기와 같이 정해진 데이터 버스를 가지는 마이크로 처리 장치를 사용하는시스템에서, 다수의 래치를 사용하여 하나의 마이크로 처리 장치로 다수의 데이터를 처리할 수 있는 8N 비트 데이터 전달 장치를 제공하고자 하는데 있다.

상기의 목적을 달성하기 위한 이 발명의 구성은,

8비트 데이터 버스를 사용하여 8N 비트 데이터를 처리하기 위한 시스템에서,

전송되는 8N 비트 데이터를 래치 인에이블 신호에 따라 8비트의 데이터 버스로 순차적으로 출력한 다음, 데이터 전송이 완료되면 라이트 신호를 액티브시켜 출력하는 마이크로 처리 수단과;

상기 마이크로 처리 장치에서 순차적으로 출력되는 8비트 데이터를 인가되는 래치 인에이블 신호 상태에 따라 래치시켰다가 출력하는 N개의 래치로 이루어진 래치부와;

상기 래치부에서 출력되는 8N 비트 데이터를 인가되는 라이트 신호에 따라 해당 어드레스로 입력하여 그에 해당하는 동작을 수행하는 프로세서를 포함하여 이루어진다.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예 를 첨부된 도면을 참조로 하여 상세히 설명한다.

첨부한 제1도에 도시되어 있듯이 이 발명의 실시예 에 따른 8N 비트 데이터 전달 장치의 구성은, 래치 인에이블 신호 비트의 데이터를 전송하는 마이크로 처리 장치(10)와, 상기 마이크로 처리 장치(10)의 출력단에 연결된 N개의 래치로 이루어진 래치부(20)와, 상기 래치부(20)의 출력단에 연결된 프로세서(20)로 이루어진다.

이하에, 상기 구성에 의한 이 발명의 실시예 에 따른 8N 비트 데이터전달 장치의 작용에 대하여 설명하고자 한다.

일반적으로 프호세서는 데이터를 로드할 때 사용되는 라이트(/WR))단자가 있으며, 상기 라이트(/WR) 단자 를 통하여 출력되는 신호가 인에이블 될 때에만 데이터가 라이트된다.

이를 이용하여 8비트의 데이터 버스를 가지는 마이크로 처리 장치로 데이터를 전송하고, N개의 래치를 사용하여 8N 비트의 데이터를 프로세서로 라이트시킨다.

8N개의 데이터를 필요로 하는 프로세서를 사용하는 시스템에서, 8비트 데이터 버스를 가지는 마이크로 처리 장치가 N개의 래치를 이용하여 8N개의 데이터를 전달하는 작용을 설명하면 다음과 같다.

8비트의 데이터 버스를 가지는 마이크로 처리 장치(10)는 N개의 래치(21∼2N)로 이루어진 래치부(20)로 각각 8비트의 데이터를 출력한다. 즉, 마이크로 처리 장치(10)는 각 래치를 구동시키기 위한 해당 래치 인에이블 신호(L)를 액티브시켜 각각의 래치(21∼2N)로 출력한다.

다시 말하자면, 먼저 제1래치(21)로 8비트의 데이터[0:7]를 전송시키기 위하여, 마이크로 처리 장치(10)는 제1래치(21)를 구동시키기 위한 래치 인 에이블 신호(L1)를 액티브시켜 제1래치(21)로 출력한다.

상기 제1래치(21)는 래치 인에이블 신호(L1)가 인가됨에 따라, 마이크로 처리 장치(10)에서 데이터 버스상으로 출력된 8비트 데이터[0:7]를 래치한다.

상기와 같이 제1래치(21)는 액티브된 즉, 고레벨의 래치 인에이블신호(L1)에 따라 마이크로 처리 장치(10)에서 출력되는 8비트의 데이터[0:7]를 래치시켰다가, 래치 인에이블 신호(L1)가 인액티브되면 즉, 저레벨의 래치 인에이블 신호(L1)가 입력되면 홀드시켰던 8비트의 데이터[0:7]를 프로세서(30)로 출력한다.

상기에서 마이크로 처리 장치(10)는 제1래치(21)로 고레벨의 래치 인에이블 신호(L1)를 출력하여 8비트의 데이터[0:7]를 홀드시켰다가, 다시 저레벨의 래치 인에이블 신호(L1)를 출력하여 래치된 데이터를 출력시킴과 동시에 제2래치(22)로 고레벨의 래치 인에이블 신호(l2)를 출력하여 다시 8비트의 데이터[8:15]를 제2래치(22)로 래치시킨다.

상기한제1래치(21)의 데이터 전송 동작과 같이 제2래치(22) 또한, 마이크로 처리 장치(10)에서 출력되는 래치 인에이블 신호(L2)에 따라 8비트의 데이터[8:15]를 홀드시켰다가 프로세서(30)로 출력하고, 동시에 마이크로 처리 장치(10)는 제3래치(23)를 상기와 같이 액티브시켜 다시 8비트의 데이터[16:24]를 제3래치(23)로 래치시킨다.

상기와 같이 마이크로 처리 장치(10)는 N개의 래치(21∼2N)를 순차적으로 구동시켜 제N래치(2N)로 8비트의 데이터[8N-9:8N-1]를 홀드시켰다가 출력함으로써, 전체적으로 8N개의 데이터를 프로세서(30)로 전달한다.

상기에서 순차적으로 8N 비트의 데이터가 프로세서(30)로 출력된다음, 마이크로 처리 장치(10)는 출력된 데이터를 프로세서(30)로 로드시키기 위하여, 라이트신호(/WR) 를 액티브시켜 출력한다.

상기 마이크로 처리 장치(10)가 라이트신호(/WR)를 액티브시킴에 따라, N개의 래치(21∼2N)로 전송된 8N개의 데이터가 프로세서(30)로 입력된다.

또한, 상기한 실시예 와 동일한 원리를 이용하여 디지탈 스틸 카메라(digital still camera)에서의 영상 데이터를 메모리에 라이트시키는데에 적용할 수 있다.

일반적으로 디지탈 스틸 카메라에서는 8비트의 마이크로 처리 장치를 사용하고 있으나, 압축 영상 데이터를 저장하는 SRAM(S erial Random Acess Memory)카드는 21비트의 어드레스를 필요로 하고 있다.

따라서, 3개의 래치를 이용하여 21비트의 데이터를 순차적으로 SRAM 카드로 라이트시킨다.

첨부한 제2도에 도시되어 있듯이 마이크로 처리 장치(10)의 출력단에 각각 3개의 래치(41∼43) 를 연결하고, 상기 3개의 래치(41∼43)의 출력단에 SRAM(50)카드를 연결하여, 21비트의 데이터를 처리한다.

상기 마이크로 처리 장치(10)는 첨부한 제3도에 도시되어 있듯이 래치 인에이블 신호를 순차적으로 액티브시켜 각각의 래치(41∼43)를 구동시킨다.

먼저, 마이크로 처리 장치(10)는 제1래치(41)로 래치 인에이블신호(L1)를 액티브시켜 8비트의 데이터[0:7]를 래치시키고, 다음에는 제2래치(42)로 8비트의 데이터[8:15]를 래치시키고, 마지막으로 제3래치(43)로 5비트의 데이터[16:20]를 래치시킨 다음, 라이트신호(/WR)를 액티브시켜 래치된 21비트의 데이터를 SRAM 메모리카드(50)로 라이트시킨다.

이상에서와 같이 이 발명의 실시예 에 따라, 정해진 데이터 버스를 가지는 마이크로 처리 장치를 사용하는 시스템에서, 다수의 래치를 사용하여 하나의 마이크로 처리 장치로 다수의 데이터를 처리 제어할 수 있다.

또한, 정해진 데이터 비트를 가지는 단일 마이크로 처리 장치를 이용하여 더 많은 비트수의 데이터를 공급할 수 있으며, 하나의 시스템에서 여러 가지 프로세서에 다양한 수의 데이터 비트를 공급할 수 있는 효과를 가지는 8N 비트 데이터 전달 장치를 제공할 수 있다.

Claims

8비트 데이터 버스를 사용하여 8N 비트의 데이터를 처리하기 위한 시스템에서, 전송되는 8N 비트 데이터를 래치 인에이블 신호에 따라 8비트의 데이터 버스로 순차적으로 풀력한 다음, 데이터 전송이 완료되면 라이트 신호를 액티브시켜 출력하는 마이크로 처리 수단과; 상기 마이크로 처리 수단에서 순차적으로 출력되는 8비트 데이터를 인가되는 래치 인에이블 신호 상태에 따라 래치시켰다가 출력하는 N개의 래치로 이루어진 래치부와; 상기 래치부에서 출력되는 8N 비트 데이터를 인가되는 라이트 신호에 따라 해당 어드레스로 입력하여 그에 해당하는 동작을 수행하는 프로세서를 포함하여 이루어지는 것을 특징으로 하는 8N 비트 데이터 전달 장치.
제1항에 있어서, 상기한 래치부는, 래치 인에이블 신호가 액티브되면 마이크로 처리 수단에서 출력되는 8비트의 데이터를 래치시켰다가, 래치 인에이블 신호가 인액티브되면 래치된 데이터를 출력하는 것을 특징으로 하는 8N 비트 데이터 전달 장치.
제1항에 있어서, 상기한 마이크로 처리 장치는 먼저 첫 번째 래치로 래치 인에이블 신호를 액티브시켜 출력하여 8비트의 데이터를 래치시킨 다음, 순차적으로 다음 래치로 래치 인에이블신호를 액티브시켜 출력하여 8비트의 데이터를 래치시키는 동작을 N번째 래치까지 수행하여, 8N 비트의 데이터를 순차적으로 래치부로 출력하는 것을 특징으로 하는8N 비트 데이터 전달 장치.
8비트 데이터 버스를 사용하여 21비트 영상 데이터를 처리하는 디지탈 스틸 카메라에 있어서, 래치 인에이블 신호에 따라 21비트의 데이터를 8비트의 데이터 버스로 순차적으로 출력한 다음, 데이터 전송이 완료되면 라이트 신호를 액티브시켜 출력하는 마이크로 처리 수단과; 상기 마이크로 처리 수단에서 순차적으로 출력되는 8비트 데이터를 인가되는 래치 인에이블 신호 상태에 따라 래치시켰다가 출력하는 3개의 래치로 이루어진 래치부와; 상기 래치부에서 출력되는 21비트 데이터를 인가되는 라이트 신호에 따라 해당 어드레스로 입력하여 그에 해당하는 동작을 수행하는 SRAM 카드를 포함하여 이루어지는 것을 특징으로 하는 디지칼 스틸 카메라의 데이터 전달 장치.
제4항에 있어서, 상기한 래치부는, 래치인에이블신호가 액티브되면 마이크로 처리 수단에서 출력되는 8비트의 데이터를 래치시켰다가, 래치 인에이블 신호가 인액티브되면 래치된 데이터를 출력하는 것을 특징으로 하는 디지탈 스틸 카메라의 데이터 전달 장치.
상기한 마이크로 처리 수단은, 전송되는 21비트 데이터에서 먼저 제1래치의 래치 인에이블 신호를 액티브시켜 8비트의 데이터를 래치시킨 다음, 다시 제2래치의 래치인 에이블 신호를 액티브시켜 8비트이 데이터를 래치시킨 다음, 다시 제3래치의 래치 인에이블 신호를 액티브시켜 5비트의 데이터를 래치시켜 21비트의 데이터 전송이 완료되면, SRAM 카드로 라이트 신호를 액티브시켜 출력하는 것을 특징으로 하는 디지탈 스틸 카메라의 데이터 전달 장치.