JP3068394B2 - センサシステム - Google Patents
センサシステムInfo
- Publication number
- JP3068394B2 JP3068394B2 JP5316980A JP31698093A JP3068394B2 JP 3068394 B2 JP3068394 B2 JP 3068394B2 JP 5316980 A JP5316980 A JP 5316980A JP 31698093 A JP31698093 A JP 31698093A JP 3068394 B2 JP3068394 B2 JP 3068394B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- data
- microprocessor
- sensor body
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013500 data storage Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明はセンサシステム、特に複
写機やファクシミリ等のように原稿読み取り用に複数の
センサを有するセンサシステムに関する。
写機やファクシミリ等のように原稿読み取り用に複数の
センサを有するセンサシステムに関する。
【０００２】
【従来の技術】図５は従来のセンサ結合装置の概略構成
図である。図１に示すように、複数のセンサ２が配置さ
れており、それらの出力は個々に制御用マイクロプロセ
ッサ１に加えられる。
図である。図１に示すように、複数のセンサ２が配置さ
れており、それらの出力は個々に制御用マイクロプロセ
ッサ１に加えられる。
【０００３】以上のような構成において、制御用マイク
ロプロセッサ１は複数のセンサ２からのデータを個々に
読み取り、必要な処理、例えば、複写機の場合は印刷部
の制御、ファクシミリの場合は送信のための制御等を行
う。
ロプロセッサ１は複数のセンサ２からのデータを個々に
読み取り、必要な処理、例えば、複写機の場合は印刷部
の制御、ファクシミリの場合は送信のための制御等を行
う。
【０００４】なお、図５の構成の場合、制御用マイクロ
プロセッサ１とセンサ２との間は直接接続しているの
で、制御用マイクロプロセッサ１からセンサ線がセンサ
２の数だけ配線されることになる。また、各センサ２に
はＶｃｃ、ＧＮＤ、ＤＡＴＡの３本の線が必要である。
そして、センサ２は制御用マイクロプロセッサ１との間
で直接通信していた。
プロセッサ１とセンサ２との間は直接接続しているの
で、制御用マイクロプロセッサ１からセンサ線がセンサ
２の数だけ配線されることになる。また、各センサ２に
はＶｃｃ、ＧＮＤ、ＤＡＴＡの３本の線が必要である。
そして、センサ２は制御用マイクロプロセッサ１との間
で直接通信していた。
【０００５】
【発明が解決しようとする課題】従来のセンサ結合装置
は以上のように構成されていたので、制御用マイクロプ
ロセッサ１とセンサ２の間に膨大な量のワイヤーハーネ
ス（センサ２の数の３倍）が必要であった。また、セン
サ２からのデータを受け取るポート等の制御回路やコネ
クタのピン等がセンサ２の数に対応する数だけ必要にな
っていた。
は以上のように構成されていたので、制御用マイクロプ
ロセッサ１とセンサ２の間に膨大な量のワイヤーハーネ
ス（センサ２の数の３倍）が必要であった。また、セン
サ２からのデータを受け取るポート等の制御回路やコネ
クタのピン等がセンサ２の数に対応する数だけ必要にな
っていた。
【０００６】このため、アプリケーションの小型化がで
きず、またハーネスの加工に伴う工数、コストの増大、
制御回路の増大や基板面積の拡大によるコストアップも
無視できない問題となっていた。
きず、またハーネスの加工に伴う工数、コストの増大、
制御回路の増大や基板面積の拡大によるコストアップも
無視できない問題となっていた。
【０００７】本発明は上記に鑑みてなされたもので、そ
の目的は、ワイヤーハーネスの大幅な削減と、アプリケ
ーションの小型化、基板面積の縮小可能なセンサシステ
ムを提供することにある。
の目的は、ワイヤーハーネスの大幅な削減と、アプリケ
ーションの小型化、基板面積の縮小可能なセンサシステ
ムを提供することにある。
【０００８】
【課題を解決するための手段】本発明の第１のセンサシ
ステムは、直列に接続された複数のセンサ体とマイクロ
プロセッサとを有し、前記各センサ体は、物理量を検出
するためのセンサと、このセンサから出力されるセンス
データを一時的に保持するデータ保持手段と、このデー
タ保持手段中のデータを外部へ出力する出力端と、この
データ保持手段中にデータを伝える入力端と、を有し、
前記センサ体における前記出力端は次段における前記セ
ンサ体の前記入力端に接続され、前記センサ体における
前記入力端は、前段における前記センサ体の前記出力端
に接続され、最終段の前記センサ体の前記出力端は前記
マイクロプロセッサのデータ入力端に接続されており、
さらに、前記各センサ体の前記各データ保持手段に保持
したセンスデータを、次段の前記センサ体における前記
データ保持手段に転送させると共に、この転送の動作を
繰り返させて、最終段の前記センサ体からセンスデータ
を順次シリアルに前記マイクロプロセッサに転送させ
る、データシフト制御を行う、制御手段を有する、もの
として構成される。
ステムは、直列に接続された複数のセンサ体とマイクロ
プロセッサとを有し、前記各センサ体は、物理量を検出
するためのセンサと、このセンサから出力されるセンス
データを一時的に保持するデータ保持手段と、このデー
タ保持手段中のデータを外部へ出力する出力端と、この
データ保持手段中にデータを伝える入力端と、を有し、
前記センサ体における前記出力端は次段における前記セ
ンサ体の前記入力端に接続され、前記センサ体における
前記入力端は、前段における前記センサ体の前記出力端
に接続され、最終段の前記センサ体の前記出力端は前記
マイクロプロセッサのデータ入力端に接続されており、
さらに、前記各センサ体の前記各データ保持手段に保持
したセンスデータを、次段の前記センサ体における前記
データ保持手段に転送させると共に、この転送の動作を
繰り返させて、最終段の前記センサ体からセンスデータ
を順次シリアルに前記マイクロプロセッサに転送させ
る、データシフト制御を行う、制御手段を有する、もの
として構成される。
【０００９】本発明の第２のセンサシステムは、第１の
センサシステムにおいて、前記各センサ体において、前
記入力端は第１スイッチング手段を介して、前記センサ
のデータ出力端は第２スイッチング手段を介してそれぞ
れ前記データ保持手段の入力端に接続されており、前記
制御手段は、基準信号に同期して前記第１、第２スイッ
チング手段を制御するものとして構成される。
センサシステムにおいて、前記各センサ体において、前
記入力端は第１スイッチング手段を介して、前記センサ
のデータ出力端は第２スイッチング手段を介してそれぞ
れ前記データ保持手段の入力端に接続されており、前記
制御手段は、基準信号に同期して前記第１、第２スイッ
チング手段を制御するものとして構成される。
【００１０】本発明の第３のセンサシステムは、第２の
センサシステムにおいて、前記データ保持手段はフリッ
プフロップであり、前記制御手段は前記基準信号に同期
して前記スイッチング手段を制御するシーケンスジェネ
レータであるものとして構成される。
センサシステムにおいて、前記データ保持手段はフリッ
プフロップであり、前記制御手段は前記基準信号に同期
して前記スイッチング手段を制御するシーケンスジェネ
レータであるものとして構成される。
【００１１】本発明の第４のセンサシステムは、第１〜
３の１つのセンサシステムにおいて、前記各センサ体及
び前記マイクロプロセッサは、共に、同一の電源線から
電力が供給され、且つ同一の基準信号線から基準信号が
供給されるものとして構成される。
３の１つのセンサシステムにおいて、前記各センサ体及
び前記マイクロプロセッサは、共に、同一の電源線から
電力が供給され、且つ同一の基準信号線から基準信号が
供給されるものとして構成される。
【００１２】
【作用】各センサ体において、自己のセンサが検出され
たセンスデータが、自己のデータ保持手段に保持され
る。制御手段の制御により、各センサ体中のセンサデー
タは次段のセンサ体に転送される。この動作が繰り返さ
れて、最終段のセンサ体からセンサデータがシリアルに
マイクロプロセッサに伝えられる。
たセンスデータが、自己のデータ保持手段に保持され
る。制御手段の制御により、各センサ体中のセンサデー
タは次段のセンサ体に転送される。この動作が繰り返さ
れて、最終段のセンサ体からセンサデータがシリアルに
マイクロプロセッサに伝えられる。
【００１３】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１は本発明の一実施例に係るセンサ結合装
置の概略構成図である。図において示すように、制御用
マイクロプロセッサ１に、シリアルデータバス４を介し
て、シリアルバス対応型センサ（センサ体）５が複数個
直列に接続される。シリアルバス対応型センサ５はセン
サ２とロジック３を有し、ロジック３がシリアルデータ
バス４に接続される。このセンサ２は、光量等の各種の
物理量を検出するためのものである。
説明する。図１は本発明の一実施例に係るセンサ結合装
置の概略構成図である。図において示すように、制御用
マイクロプロセッサ１に、シリアルデータバス４を介し
て、シリアルバス対応型センサ（センサ体）５が複数個
直列に接続される。シリアルバス対応型センサ５はセン
サ２とロジック３を有し、ロジック３がシリアルデータ
バス４に接続される。このセンサ２は、光量等の各種の
物理量を検出するためのものである。
【００１４】以上のような構成において、次にその動作
を説明する。シリアルバス対応型センサ５はセンサ２と
ロジック３部を隣接して配置した構成となっている。セ
ンサ２で読み取られたデータはロジック３中の格納部に
保持される。ロジック３はシリアルデータバス４を通じ
て連結されている。上記の保持されたデータは、順次、
シリアルデータバス４を通じて、ロジック３の格納部を
経由して送られ、制御用マイクロプロセッサ１にシリア
ルなデータとして送り込まれる。
を説明する。シリアルバス対応型センサ５はセンサ２と
ロジック３部を隣接して配置した構成となっている。セ
ンサ２で読み取られたデータはロジック３中の格納部に
保持される。ロジック３はシリアルデータバス４を通じ
て連結されている。上記の保持されたデータは、順次、
シリアルデータバス４を通じて、ロジック３の格納部を
経由して送られ、制御用マイクロプロセッサ１にシリア
ルなデータとして送り込まれる。
【００１５】以上のようにして、制御用マイクロプロセ
ッサ１に送られたデータはここで目的に応じて処理され
る。
ッサ１に送られたデータはここで目的に応じて処理され
る。
【００１６】図２は図１のシリアルバス対応型センサ５
の詳細な構成を示すブロック図である。図２に示すよう
に、クロックＣＬＫは１本のクロックラインｃｌを通じ
て全てのシリアルバス対応型センサ５に共通に送られ
る。また、グランド電位ＧＮＤも１本のグランドライン
ｇｌを通じて全てのシリアルバス対応型センサ５に共通
に接続される。同様に、電源電位Ｖｃｃも１本のＶｃｃ
ラインｖｌを通じて全てのシリアルバス対応型センサ５
に共通に供給される。センサ２は電源電位、Ｖｃｃとグ
ランド電位ＧＮＤによって電源供給され、センスデータ
出力ＳＤＯを、トランスファーゲート８を通じて、フリ
ップフロップ６に与えている。フリップフロップ６のデ
ータ入力Ｄは、トランスファーゲート９を介して、シリ
アルデータバス４のデータＩＮ側に接続されている。フ
リップフロップ６のデータ出力Ｑは、シリアルデータバ
ス４のデータＯＵＴ側に接続される。
の詳細な構成を示すブロック図である。図２に示すよう
に、クロックＣＬＫは１本のクロックラインｃｌを通じ
て全てのシリアルバス対応型センサ５に共通に送られ
る。また、グランド電位ＧＮＤも１本のグランドライン
ｇｌを通じて全てのシリアルバス対応型センサ５に共通
に接続される。同様に、電源電位Ｖｃｃも１本のＶｃｃ
ラインｖｌを通じて全てのシリアルバス対応型センサ５
に共通に供給される。センサ２は電源電位、Ｖｃｃとグ
ランド電位ＧＮＤによって電源供給され、センスデータ
出力ＳＤＯを、トランスファーゲート８を通じて、フリ
ップフロップ６に与えている。フリップフロップ６のデ
ータ入力Ｄは、トランスファーゲート９を介して、シリ
アルデータバス４のデータＩＮ側に接続されている。フ
リップフロップ６のデータ出力Ｑは、シリアルデータバ
ス４のデータＯＵＴ側に接続される。
【００１７】各シリアルバス対応型センサ５のデータＩ
Ｎは、前段のシリアルバス対応型センサ５のデータＯＵ
Ｔに連結され、最終段のシリアルバス対応型センサ５の
データＯＵＴは制御用マイクロプロセッサ１に加えられ
る。クロックＣＬＫはシーケンスゼネレータ７に供給さ
れる。シーケンスゼネレータ７からトランスファーゲー
ト８、９を制御するためのシーケンス制御信号Ａが出力
される。この信号Ａは、センサ２からのデータ出力ＳＤ
Ｏのトランスファーゲート８を介してのフリップフロッ
プ６への取り込みと、トランスファーゲート９によるシ
リアルデータバス４のデータＩＮからのデータの、デー
タＯＵＴへの転送を制御している。
Ｎは、前段のシリアルバス対応型センサ５のデータＯＵ
Ｔに連結され、最終段のシリアルバス対応型センサ５の
データＯＵＴは制御用マイクロプロセッサ１に加えられ
る。クロックＣＬＫはシーケンスゼネレータ７に供給さ
れる。シーケンスゼネレータ７からトランスファーゲー
ト８、９を制御するためのシーケンス制御信号Ａが出力
される。この信号Ａは、センサ２からのデータ出力ＳＤ
Ｏのトランスファーゲート８を介してのフリップフロッ
プ６への取り込みと、トランスファーゲート９によるシ
リアルデータバス４のデータＩＮからのデータの、デー
タＯＵＴへの転送を制御している。
【００１８】図３はシリアルバス対応型センサ５をより
多くした実際の装置における全体系統図である。図３か
ら明らかなように、シリアルバス対応型センサ５（１−
１）〜５（１−Ｎ）はシリアルデータバス４（ＳＤ１）
によってプロセッサ１に連結される。一方、シリアルバ
ス対応型センサ５（２−１）〜５（２−Ｎ）はシリアル
データバス４の（ＳＤ２）によってプロセッサ１に連結
される。以下同様である。つまり、Ｍチャンネルのパラ
レルのシリアルデータバス４（ＳＤ１〜ＳＤＭ）によっ
て、センサ２（１−１）〜２（Ｍ−Ｎ）に対応するデー
タが制御用マイクロプロセッサ１に結合される。一方、
各シリアルバス対応型センサ５にはＣＬＫ、Ｖｃｃ、Ｇ
ＮＤが別々の線によって供給される。シリアルデータバ
ス４を通じて取り込まれたデータは、制御用マイクロプ
ロセッサ１のＲＡＭ１０に格納される。
多くした実際の装置における全体系統図である。図３か
ら明らかなように、シリアルバス対応型センサ５（１−
１）〜５（１−Ｎ）はシリアルデータバス４（ＳＤ１）
によってプロセッサ１に連結される。一方、シリアルバ
ス対応型センサ５（２−１）〜５（２−Ｎ）はシリアル
データバス４の（ＳＤ２）によってプロセッサ１に連結
される。以下同様である。つまり、Ｍチャンネルのパラ
レルのシリアルデータバス４（ＳＤ１〜ＳＤＭ）によっ
て、センサ２（１−１）〜２（Ｍ−Ｎ）に対応するデー
タが制御用マイクロプロセッサ１に結合される。一方、
各シリアルバス対応型センサ５にはＣＬＫ、Ｖｃｃ、Ｇ
ＮＤが別々の線によって供給される。シリアルデータバ
ス４を通じて取り込まれたデータは、制御用マイクロプ
ロセッサ１のＲＡＭ１０に格納される。
【００１９】以上述べたような構成において、次にその
動作を、図４のタイミングチャートに従って説明する。
ちなみに、同図（Ａ）はクロックＣＬＫ、（Ｂ）はシリ
アルデータバス４（ＳＤ１）の状態、（Ｃ）はシリアル
データバス４（ＳＤ２）の状態、（Ｄ）はシリアルデー
タバス４（ＳＤＭ）の状態をそれぞれ示すものである。
なお、Ｓ０、Ｓ１はスタートビット、Ｅはエンドビッ
ト、Ｄ１、Ｄ２、ＤＮは入力データである。
動作を、図４のタイミングチャートに従って説明する。
ちなみに、同図（Ａ）はクロックＣＬＫ、（Ｂ）はシリ
アルデータバス４（ＳＤ１）の状態、（Ｃ）はシリアル
データバス４（ＳＤ２）の状態、（Ｄ）はシリアルデー
タバス４（ＳＤＭ）の状態をそれぞれ示すものである。
なお、Ｓ０、Ｓ１はスタートビット、Ｅはエンドビッ
ト、Ｄ１、Ｄ２、ＤＮは入力データである。
【００２０】先ず、各シリアルバス対応型センサ５にお
いて、クロックＣＬＫのＡ点でセンサ２のデータをロジ
ック３内のフリップフロップ６に送る。その後のクロッ
クＣＬＫの立ち上がりであるＢ点で、各センサ５（Ｍ−
Ｎ）のロジック３内のフリップフロップ６のデータを、
次段のセンサ５〔Ｍ−（Ｎ−１）〕にシフトする。つま
り、このシフト動作は、図３に示すＭ行のセンサ列のそ
れぞれにおいて、ほぼ同時に行われる。そして、各行の
センサ列における上記のシフト動作は、各行を構成する
センサ５の数Ｎに対応したＮ回だけ行われる。これは、
クロックＣＬＫのＢ点の数に対応する。以上の、シフト
動作を通じて、シリアルバス対応型センサ５の全てのデ
ータが制御用マイクロプロセッサ１のＲＡＭ１０に取り
こまれる。最後に、クロックＣＬＫのＣ点に対応してエ
ンドビットＥを制御用マイクロプロセッサ１に送り、１
サイクルのデータの転送を終了する。
いて、クロックＣＬＫのＡ点でセンサ２のデータをロジ
ック３内のフリップフロップ６に送る。その後のクロッ
クＣＬＫの立ち上がりであるＢ点で、各センサ５（Ｍ−
Ｎ）のロジック３内のフリップフロップ６のデータを、
次段のセンサ５〔Ｍ−（Ｎ−１）〕にシフトする。つま
り、このシフト動作は、図３に示すＭ行のセンサ列のそ
れぞれにおいて、ほぼ同時に行われる。そして、各行の
センサ列における上記のシフト動作は、各行を構成する
センサ５の数Ｎに対応したＮ回だけ行われる。これは、
クロックＣＬＫのＢ点の数に対応する。以上の、シフト
動作を通じて、シリアルバス対応型センサ５の全てのデ
ータが制御用マイクロプロセッサ１のＲＡＭ１０に取り
こまれる。最後に、クロックＣＬＫのＣ点に対応してエ
ンドビットＥを制御用マイクロプロセッサ１に送り、１
サイクルのデータの転送を終了する。
【００２１】さて、以上の動作において、各シリアルバ
ス対応型センサ５のロジック３に組み込まれたシーケン
スゼネレータ７は、クロックＣＬＫがある一定の期間Ｈ
レベルであると、これをスタートビットＳ０としてとら
え、シーケンス制御信号ＡはＬレベルとなり、センサ２
のセンスデータ出力がトランスファーゲート８を通じて
フリップフロップ６に接続される。次に、クロックＣＬ
ＫのスタートビットＳ０のエッジを捕らえて、センサ２
のセンスデータがロジック３のフリップフロップ６に取
りこまれる。
ス対応型センサ５のロジック３に組み込まれたシーケン
スゼネレータ７は、クロックＣＬＫがある一定の期間Ｈ
レベルであると、これをスタートビットＳ０としてとら
え、シーケンス制御信号ＡはＬレベルとなり、センサ２
のセンスデータ出力がトランスファーゲート８を通じて
フリップフロップ６に接続される。次に、クロックＣＬ
ＫのスタートビットＳ０のエッジを捕らえて、センサ２
のセンスデータがロジック３のフリップフロップ６に取
りこまれる。
【００２２】次に、クロックＣＬＫのスタートビットＳ
１における、次のクロックＣＬＫのエッジを捕らえて、
シーケンスゼネレータ７はシーケンス制御信号ＡをＨレ
ベルとする。その結果、トランスファーゲート８が閉じ
てトランスファーゲート９が開くので、シリアルデータ
バス４のデータＩＮがフリップフロップ６の入力に接続
され、フリップフロップ６の出力がデータＯＵＴに接続
される。つまり、シリアルデータバス４を介してシリア
ルバス対応型センサ５のフリップフロップ６が直列に連
結された状態となる。
１における、次のクロックＣＬＫのエッジを捕らえて、
シーケンスゼネレータ７はシーケンス制御信号ＡをＨレ
ベルとする。その結果、トランスファーゲート８が閉じ
てトランスファーゲート９が開くので、シリアルデータ
バス４のデータＩＮがフリップフロップ６の入力に接続
され、フリップフロップ６の出力がデータＯＵＴに接続
される。つまり、シリアルデータバス４を介してシリア
ルバス対応型センサ５のフリップフロップ６が直列に連
結された状態となる。
【００２３】次のクロックＣＬＫからは、フリップフロ
ップ６はクロックＣＬＫに同期して保持したデータをシ
リアルデータバス４を経由して、次の段のシリアルバス
対応型センサ５のフリップフロップ６に転送すると共に
前の段のシリアルバス対応型センサ５のフリップフロッ
プ６からのデータを取りこむ。このような動作を通じ
て、シリアルバス対応型センサ５のデータはクロックＣ
ＬＫに同期してシリアルデータバス４を転送され、最終
的に制御用マイクロプロセッサ１のＲＡＭ１０に取りこ
まれ、格納される。
ップ６はクロックＣＬＫに同期して保持したデータをシ
リアルデータバス４を経由して、次の段のシリアルバス
対応型センサ５のフリップフロップ６に転送すると共に
前の段のシリアルバス対応型センサ５のフリップフロッ
プ６からのデータを取りこむ。このような動作を通じ
て、シリアルバス対応型センサ５のデータはクロックＣ
ＬＫに同期してシリアルデータバス４を転送され、最終
的に制御用マイクロプロセッサ１のＲＡＭ１０に取りこ
まれ、格納される。
【００２４】以上のようにして、全てのシリアルバス対
応型センサ５からのデータが制御用マイクロプロセッサ
１のＲＡＭ１０に転送されると、制御用マイクロプロセ
ッサ１は目的に応じてデータ処理する。
応型センサ５からのデータが制御用マイクロプロセッサ
１のＲＡＭ１０に転送されると、制御用マイクロプロセ
ッサ１は目的に応じてデータ処理する。
【００２５】以上の処理を行うために、必要な配線は、
各シリアルバス対応型センサ５毎にクロックＣＬＫ、電
源電位Ｖｃｃ、接地電位ＧＮＤを伝える配線と、シリア
ルデータバス４だけである。制御用マイクロプロセッサ
１から見れば、１本ないし複数本のシリアルデータバス
４を通じて、全てのシリアルバス対応型センサ５からの
データを取りこむことができる。
各シリアルバス対応型センサ５毎にクロックＣＬＫ、電
源電位Ｖｃｃ、接地電位ＧＮＤを伝える配線と、シリア
ルデータバス４だけである。制御用マイクロプロセッサ
１から見れば、１本ないし複数本のシリアルデータバス
４を通じて、全てのシリアルバス対応型センサ５からの
データを取りこむことができる。
【００２６】その結果、従来に比べて配線量を大幅に低
減することができる。これにより、コネクタの減少、セ
ンサからデータを受け取るボード等の制御回路の削減、
制御回路削減による基板面積の縮小等のメリットがあ
る。
減することができる。これにより、コネクタの減少、セ
ンサからデータを受け取るボード等の制御回路の削減、
制御回路削減による基板面積の縮小等のメリットがあ
る。
【００２７】上記のシリアルバス対応型センサ５は、従
来のフォトインタラプタ等のセンサ内の基盤部分に、ロ
ジック部３のハードウェアを載せた状態に取り付けるだ
けで構成可能である。
来のフォトインタラプタ等のセンサ内の基盤部分に、ロ
ジック部３のハードウェアを載せた状態に取り付けるだ
けで構成可能である。
【００２８】更に、センサ２の数を変更する場合も、ハ
ードウエアの変更が少なくて済み、制御用マイクロプロ
セッサ１のソフトウエアで大部分の対応が可能なため、
システムの変更が容易に実施できる。また、センサの数
や種類が異なっても、同様のシステム構成が適用できる
ので、コネクタの共通化等の標準化が容易である。
ードウエアの変更が少なくて済み、制御用マイクロプロ
セッサ１のソフトウエアで大部分の対応が可能なため、
システムの変更が容易に実施できる。また、センサの数
や種類が異なっても、同様のシステム構成が適用できる
ので、コネクタの共通化等の標準化が容易である。
【００２９】なお、上記実施例では、センサとして複写
機やファクシミリで原稿読み取りに用いられる光センサ
の場合を例示したが、本発明の実施はこれに限定される
ものではなく、物理的なセンサ、その他の物理量を測る
センサ等、各種のセンサが適用可能であることは言うま
でもない。
機やファクシミリで原稿読み取りに用いられる光センサ
の場合を例示したが、本発明の実施はこれに限定される
ものではなく、物理的なセンサ、その他の物理量を測る
センサ等、各種のセンサが適用可能であることは言うま
でもない。
【００３０】以上述べたように、本発明の実施例によれ
ば、多数のセンサをマイクロプロセッサに接続するに当
たり、各センサからのデータを先ずロジック部で受け、
それらのロジック部間及び最終的のロジック部とマイク
ロプロセッサの間をシリアルデータバスで提供するよう
にしたので、配線数を大幅に低減し、制御回路や基板の
小型化、ローコスト化を実現できる。
ば、多数のセンサをマイクロプロセッサに接続するに当
たり、各センサからのデータを先ずロジック部で受け、
それらのロジック部間及び最終的のロジック部とマイク
ロプロセッサの間をシリアルデータバスで提供するよう
にしたので、配線数を大幅に低減し、制御回路や基板の
小型化、ローコスト化を実現できる。
【００３１】
【発明の効果】本発明によれば、各センサ体を直列に接
続し、各センサ体におけるセンスデータを順次次段のセ
ンサ体にシフトさせるようにしたので、センサ体とマイ
クロプロセッサとを接続する配線を数の少ないものとす
ることができ、これにより回路面積の小さなローコスト
の製品を得ることができる。
続し、各センサ体におけるセンスデータを順次次段のセ
ンサ体にシフトさせるようにしたので、センサ体とマイ
クロプロセッサとを接続する配線を数の少ないものとす
ることができ、これにより回路面積の小さなローコスト
の製品を得ることができる。
【図１】本発明の一実施例に係るセンサ結合装置の概略
構成図である。
構成図である。
【図２】図１の構成のシリアルバス対応型センサの詳細
な構成のブロック図である。
な構成のブロック図である。
【図３】図２の構成を組み合わせた全体系統図である。
【図４】図１、図２、図３の動作を説明するためのタイ
ミングチャートである。
ミングチャートである。
【図５】従来のセンサ結合装置の概略構成図である。
１ 制御用マイクロプロセッサ ２ センサ ３ ロジック ４ シリアルデータバス ５ シリアルバス対応型センサ ６ フリップフロップ ７ シーケンスゼネレータ ８、９ トランスファーゲート １０ ＲＡＭ
Claims (4)
- 【請求項１】直列に接続された複数のセンサ体とマイク
ロプロセッサとを有し、 前記各センサ体は、 物理量を検出するためのセンサと、 このセンサから出力されるセンスデータを一時的に保持
するデータ保持手段と、 このデータ保持手段中のデータを外部へ出力する出力端
と、 このデータ保持手段中にデータを伝える入力端と、 を有し、 前記センサ体における前記出力端は次段における前記セ
ンサ体の前記入力端に接続され、前記センサ体における
前記入力端は、前段における前記センサ体の前記出力端
に接続され、最終段の前記センサ体の前記出力端は前記
マイクロプロセッサのデータ入力端に接続されており、 さらに、前記各センサ体の前記各データ保持手段に保持
したセンスデータを、次段の前記センサ体における前記
データ保持手段に転送させると共に、この転送の動作を
繰り返させて、最終段の前記センサ体からセンスデータ
を順次シリアルに前記マイクロプロセッサに転送させ
る、データシフト制御を行う、制御手段を有する、 センサシステム。 - 【請求項２】前記各センサ体において、前記入力端は第
１スイッチング手段を介して、前記センサのデータ出力
端は第２スイッチング手段を介して、それぞれ前記デー
タ保持手段の入力端に接続されており、 前記制御手段は、基準信号に同期して前記第１、第２ス
イッチング手段を制御するものである、請求項１に記載
のセンサシステム。 - 【請求項３】前記データ保持手段はフリップフロップで
あり、前記制御手段は前記基準信号に同期して前記スイ
ッチング手段を制御するシーケンスジェネレータであ
る、請求項２の記載のセンサシステム。 - 【請求項４】前記各センサ体及び前記マイクロプロセッ
サは、共に、同一の電源線から電力が供給され、且つ同
一の基準信号線から基準信号が供給される、請求項１〜
３項の１つに記載のセンサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5316980A JP3068394B2 (ja) | 1993-12-16 | 1993-12-16 | センサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5316980A JP3068394B2 (ja) | 1993-12-16 | 1993-12-16 | センサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07177298A JPH07177298A (ja) | 1995-07-14 |
| JP3068394B2 true JP3068394B2 (ja) | 2000-07-24 |
Family
ID=18083084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5316980A Expired - Fee Related JP3068394B2 (ja) | 1993-12-16 | 1993-12-16 | センサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068394B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7620506B2 (en) | 2002-10-27 | 2009-11-17 | Citizen Holdings Co., Ltd. | Measurement electronic device system |
| EP1517115B1 (en) * | 2003-09-19 | 2016-05-11 | Omron Corporation | Multiple sensor system |
| JP5120526B2 (ja) * | 2003-09-19 | 2013-01-16 | オムロン株式会社 | 変位センサシステム |
| EP2042839A1 (de) * | 2007-09-25 | 2009-04-01 | Mettler-Toledo AG | Verfahren zur Messwertübertragung in einer Mehrfach-Kraftmessvorrichtung, Mehrfach-Kraftmessvorrichtung und Kraftmessmodul |
| JP5703656B2 (ja) * | 2010-09-22 | 2015-04-22 | 富士ゼロックス株式会社 | 画像読取装置及び受光装置 |
| JP6085465B2 (ja) * | 2012-12-14 | 2017-02-22 | 株式会社システムインフロンティア | マイクロホンアレイ装置 |
| US9671857B2 (en) * | 2014-03-25 | 2017-06-06 | Qualcomm Incorporated | Apparatus, system and method for dynamic power management across heterogeneous processors in a shared power domain |
| US9622069B2 (en) * | 2014-05-21 | 2017-04-11 | Qualcomm Incorporated | Systems and methods for multiple network access by mobile computing devices |
| US9400308B2 (en) * | 2014-07-03 | 2016-07-26 | Qualcomm Incorporated | Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction |
-
1993
- 1993-12-16 JP JP5316980A patent/JP3068394B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07177298A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6658582B1 (en) | Serial interface circuits having improved data transmitting and receiving capability | |
| KR100356356B1 (ko) | 논리회로 | |
| JP3068394B2 (ja) | センサシステム | |
| US6944247B2 (en) | Plural circuit selection using role reversing control inputs | |
| US6058156A (en) | Shift register device and method of driving the same | |
| US6331822B1 (en) | Communication control apparatus | |
| US20050237849A1 (en) | Semiconductor integrated circuit device | |
| US6393081B1 (en) | Plural circuit selection using role reversing control inputs | |
| US6946640B1 (en) | Control circuit with cascaded sensor boards | |
| US7721169B2 (en) | Scan circuit and image sensor having scan circuit | |
| JP3379873B2 (ja) | マトリックス型タッチパネル入力装置 | |
| EP0323183A2 (en) | Integrated circuit with photo sensor cells | |
| JP4684579B2 (ja) | シリアル通信による制御システム | |
| KR100986042B1 (ko) | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 | |
| JP3054252B2 (ja) | 記憶回路 | |
| JPH05314785A (ja) | シフトレジスタ | |
| JPH054041Y2 (ja) | ||
| KR0151687B1 (ko) | 8n 비트 데이타 전달 장치 | |
| JPH1125030A (ja) | バス拡張制御回路 | |
| KR0159220B1 (ko) | 직렬 인터페이스 회로 | |
| JPH05173942A (ja) | データ転送装置 | |
| JP2002005997A (ja) | テスト回路を有する自己同期型論理回路 | |
| KR0124527Y1 (ko) | 전전자 교환기의 가입자 회로보드 | |
| JPH07302840A (ja) | 半導体集積回路およびこれを使用した回路装置 | |
| JPH06195480A (ja) | 並列処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |