JPH0448306B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、分散化された複数の制御装置間、
または制御装置と上位計算機間のデータ通信をデ
ータウエイシステムにより行なうデータ転送装置
に関するものである。

〔従来の技術〕

プラントを複数のデイジタル制御装置によつて
制御する場合、各制御装置間の通信及び上記計算
機へのデータ転送は不可欠な事柄である。これら
のデータ転送の方法としては種々の方法があるが
データウエイシステムを使用する方法が公知であ
る。第４図にデータウエイシステムを使用したデ
イジタル制御システムの構成を示す。

第４図において、１ａ，１ｂ〜１ｎは分散化され
たデイジタル制御装置、２はプラントの監視等を
行なう上位計算機、３はデータウエイシステムの
ステーシヨン、４はプラント、５は上位計算機２
及び各制御装置１ａ，１ｂ〜１ｎ間にデータを転
送するデータ伝送路である。

次に動作について説明する。各デイジタル制御
装置１ａ，１ｂ〜１ｎは、プラント４からの信号
（アナログ、あるいはデイジタル信号）を入力し、
定められた制御演算を行なつた後、プラント４に
制御信号等をアナログ、またはデイジタル信号で
出力する。ここで、デイジタル制御装置１ａがプ
ラント制御を行なう上で他のデイジタル制御装置
１ｂ又は１ｎがプラント４より入力した信号、ま
たはデイジタル制御装置１ｂ，１ｎが演算した結
果を必要とする場合が有る。このような場合デイ
ジタル制御装置１ａはデータウエイシステムを使
用してステーシヨン３経由でデイジタル制御装置
１ｂ又は１ｎから必要な信号を周期的に受信す
る。

すなわち第３図に示すように、デイジタル制御
装置１ａがデータウエイシステム（ブロードキヤ
スト型／メモリ・アクセス方式）経由でデータを
送信する場合、送信データをバイト単位でステー
シヨン上の２ポートメモリ３ａの送信エリア３ｂ
に書き込む（第３図、の処理）また、データウ
エイ・システムのステーシヨン３は２ポートメモ
リ３ａの送信エリア３ｂのデータをモデム３ｃか
ら送信する（第３図、の処理）。

次に、受信側のステーシヨン３は送信側ステー
シヨン３より送られてきた受信データをステーシ
ヨン上２ポートメモリ３a₁の受信エリア３b₁に書
き込む（第３図、の処理）、そして受信側デイ
ジタル制御装置１ｂは受信データをステーシヨン
上２ポートメモリ３a₁の受信エリア３b₁から読み
込む（第３図、の処理）。

また、上位計算機２はプラント４の監視等に使
用するデータを、データウエイ・システムを使用
してステーシヨン３経由でデイジタル制御装置１
ａ，１ｂ〜１ｎから周期的に上記通信処理に基づ
いて受信する。

上記送信データをステーシヨン３上の２ポート
メモリ送信エリア３ｂへ書き込む処理動作と上記
２ポートメモリ送信エリア３ｂのデータをモデム
３ｃより送信する処理は非同期に行なわれるた
め、デイジタル制御装置１ａが送信データをステ
ーシヨン上２ポートメモリ・送信エリア３ｂに書
き込んでいる最中にステーシヨン３が２ポートメ
モリ・送信エリア３ｂのデータを送信する場合が
ある。

すなわち、バイト構成でデータをポートメモリ
へ書き込んだ場合、前回の送信周期のデータが完
全に今回の送信周期データに書き変えられる前に
周期的なデータ転送周期にかかり、ポートメモリ
内容に前回の送信データをも書き残してモデムに
よつてデータ伝送されることがある。

したがつて、これまでのこのデータの同一周期
性を保証するために、会話型（メツセージ型）の
通信手順を用いたり、また受信した１ブロツクの
データが全て同一周期のものであるか否かを調べ
るために、複数バイトで構成される送信データに
おける各バイトの最高ビツトまたは最低ビツトを
チエツク用のビツトと定め、送信側で上記ビツト
を周期的に行なわれる送信処理毎に０→１→０→
…と変化させ、受信側は受信した１ブロツクの全
てデータのチエツク用ビツトを各バイト構成のデ
ータより読み出して調べ、全データのチエツク用
ビツトが同じか否かを調べるという方法を採用し
てきた。

〔発明が解決しようとする問題点〕

従来のデータ転送装置は以上のように構成され
ているので、会話型のデータ通信手順を用いると
周期的な通信処理が難しく、かつコントローラ側
のソフトウエア構成が複雑になり、またチエツク
用のビツトを設ける方法は、送信データ全てをデ
ータ変換しなければならず、送信データ数が多い
場合、CPU大きな負荷になるという問題点があ
つた。

この発明は上記のような問題点を解消するため
になされたものであり、周期的な通信処理におい
て、受信した１ブロツクのデータが全て同一周期
のものであるか否かを、CPUの大きな負荷にな
らずに調べることができるデータ転送装置を提供
することを目的とする。

〔問題点を解決するための手段〕

この発明に係るデータ転送装置においては、例
えば、２ワード構成の送信データを１ワード毎に
ポートメモリへ書き込む場合に２ワード送信デー
タ完全書き込みを判定するフラグをポートメモリ
のフラグ領域に立てると共に、各１ワードデータ
の前後にデータ送信周期毎の特定フレームを付加
して送信データをポートメモリへ書き込む送信コ
ントローラ部と、データ転送周期に、上記ポート
メモリより読み出し得られた受信データよりフラ
グ内容を読み取ると共に、２ワード送信データの
前後フレームを比較する受信コントローラ部をデ
ータウエイシステムの各ステーシヨンに備えたも
のである。

〔作用〕 この発明においては、送信データ完全書き込み
と共に、ポートメモリのフラグ領域に立てられた
フラグは、リセツトされ、更にデータ転送周期に
上記ポートメモリより読み出され受信コントロー
ラ部へ転送された送信データよりフラグ状態を判
定すると共に、送信データ前後のフレームを比較
することで、データ送信周期における送信データ
の同一周期を判定することができる。

〔実施例〕

以下、この発明の一実施例を図について説明す
る。第１図は第３図に示されたデータウエイステ
ーシヨン側の送信コントローラ部の動作例及び２
ポートメモリ内容を示したものであり、また第２
図は受信コントローラ部の動作例及びデータ受信
側の２ポートメモリ内容を示したものである。

ここで、データ通信に使用したデータウエイ・
システムの通信使用は、ブロードキヤスト型（サ
イクリツク型）通信、メモリアクセス方式（デー
タウエイ・システムのステーシヨン上の２ポート
メモリへのライト・リードアクセスにより通信が
行なわれる。すなわち送信データをステーシヨン
上２ポートメモリに書き込むことによりデータが
送信され、ステーシヨン上２ポートメモリからデ
ータを読み込むことによりデータを受信する）で
ある。

第１図のフローチヤートに示すように、送信側
コントローラ部３−１（第３図参照）は、送信処
理、即ち送信データを２ポートメモリ３ａへ書き
込む前に２ポートメモリ３ａのフラグ領域３ｆに
00H値にリセツトする（ステツプ１−１）。次に
（ステツプ１−２）において、バイト構成、又は
ワード構成の各送信データの前後に各データ送信
周期毎に異なるフレームを付加する。この時、前
後のフレームは同等である。そして、前後にフレ
ームを付加した各送信データは２ポートメモ３ａ
の転送データ領域に書き込まれる。全ての送信デ
ータが転送データ領域に書き込まれた後、上記フ
ラグ領域３ｆのフラグを01H値とする（ステツプ
１−４）。

以上のように、送信コントローラ３−１の２ポ
ートメモリ３ａに書き込まれたフラグ情報及び送
信データは、第２図のフローチヤートに示すよう
に、データウエイシステムによつて、周期的に行
わなれるメモリアクセス方式のサイクリツク通信
により、２ポートメモリ３ａより読み出され、モ
デム３ｃ（第３図参照）によりデータ伝送路５を
介して受信コントローラ部３−２（第３図参照）
の２ポートメモリ３a₁へ書き込まれる（ステツプ
２−１）。２ポートメモリ３a₁へ書き込まれフラ
グ情報は（ステツプ２−２）示すように00H値で
あるか否かを判定し、フラグが00H値でなく01H
値であれば、送信コントローラ部３−１の２ポー
トメモリ３ａは、全て今回の送信処理周期におけ
る送信データを書き込んだことを判断する。次
に、（ステツプ２−３）では、所定数のバイト又
はワード構成でなる１ブロツク送信データ前後の
フレームが異なるか否かを判定する。（ステツプ
２−３）において、前後フレームが異なつていな
いと判定されたならば、受信した１ブロツク送信
データは全て同一周期のものであると判断する。

しかしながら、（ステツプ２−２）において、
フラグが00H値であると判定されたならば、それ
は制御装置が受信データをバイト又はワード単位
で送信コントローラ部３−１の２ポートメモリ３
ａに書き込んでいる最中、データ転送周期にかか
り、不完全な送信データ書き込みの内にデータ転
送を行なつたと判断される。したがつて、受信し
た１ブロツクデータ中には前回のデータ送信周期
における送信データの混入が判断される（ステツ
プ２−５）。また、（ステツプ２−３）において、
１ブロツク受信データの前後フレームが異なつて
いると判定されれば、これも当然異なつたデータ
送信周期のデータが受信データに含まれたものと
判断される（ステツプ２−５）。

また、本データ転送手順は、複数バイトで構成
されているデータ（例えば、実数データの場合は
４バイト構成）を通信する際に、これらの複数バ
イトの連続性が要求される場合にも適用すること
が可能である。

〔発明の効果〕

以上のように、この発明により、通信データに
フレームとフラグを付加することにより、周期的
な通信処理においてコントローラ側のCPUに大
きな負荷を与えることなく、通信される１ブロツ
クのデータの同一周期性が１ブロツクデータ単位
で一度に速やかに確認される効果がある。

【図面の簡単な説明】

第１図ないし第２図は本発明の一実施例におけ
るデータ転送方法の実施を示す動作フローチヤー
ト、第３図はデータ転送装置の構成図、第４図は
データウエイシステムを使用したデイジタル制御
システムの構成図である。 １ａ〜１ｎは制御装置、３はステーシヨン、３
−１は送信コントローラ部、３−２は受信コント
ローラ部、３ａ，３a₁は２ポートメモリ、５はデ
ータ伝送路。

Claims (1)

【特許請求の範囲】
1. １ プラントを制御・監視する制御装置を、各制
   御装置毎に具備したデータ送受信用ステーシヨン
   を介しデータ伝送路にて結合して各制御装置間の
   データ授受を周期的に行なうデータウエイシステ
   ムを構成し、データ授受を各ステーシヨン中のポ
   ートメモリを周期的にアクセスし、読出しデータ
   をデータ伝送路経由で他の制御装置へ書き込むサ
   イクリツク通信型メモリアクセス方式のデータ転
   送装置において、上記ポートメモリに複数ビツト
   単位構成の送信データ書き込み時に、前記ポート
   メモリのフラグ領域に所定の値をセツトすると共
   に、データ書き込み完了時にその値をリセツト
   し、且つ、制御装置による制御データ送信周期毎
   に、それぞれ異なる特定フレーム情報を複数ビツ
   ト単位の各制御データの前後に付加してポートメ
   モリのデータ領域に書き込むそのコントローラ部
   と、周期的なポートメモリアクセスによつて読み
   出された送信データのフラグ領域よりフラグ情報
   を判定すると共に、データ領域より読み出した送
   信データ前後のフレームを比較し送信データの同
   一周期性を判定する受信コントローラ部を各ステ
   ーシヨンに備えたことを特徴とするデータ転送装
   置。