JPS6121556A - バス選択装置 - Google Patents
バス選択装置Info
- Publication number
- JPS6121556A JPS6121556A JP14256184A JP14256184A JPS6121556A JP S6121556 A JPS6121556 A JP S6121556A JP 14256184 A JP14256184 A JP 14256184A JP 14256184 A JP14256184 A JP 14256184A JP S6121556 A JPS6121556 A JP S6121556A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- selection
- identification number
- buses
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、データ処理装置に使用されるバス選択装置に
関し、特にバスの選択方式に関する。
関し、特にバスの選択方式に関する。
（従来の技術）
従来、と９バス選択装置では中央処理装置の内部でＩ／
Ｏ装置の選択指示を行う場合にバス番号フィールドによ
り直接、個々のバスをアクセスし、該当するＩ／Ｏ装置
が存在しない場合には次のバス番９によ知再度、Ｉ／Ｏ
遺嶽指示を行うと云った方式が採用されてきた。
Ｏ装置の選択指示を行う場合にバス番号フィールドによ
り直接、個々のバスをアクセスし、該当するＩ／Ｏ装置
が存在しない場合には次のバス番９によ知再度、Ｉ／Ｏ
遺嶽指示を行うと云った方式が採用されてきた。
（発明が解決しようとする問題点）
従って、順番の最後のバスに接続されたＩ／Ｏ装置を選
択する場合には、すべてのバスに空のＩ／Ｏ選択指示を
出すむとｋなって、装置の選択時開が長く表り、中央処
理装置の性能を低下させる原因となっていた。また、各
バスＫＩ／Ｏ選択指示を送信する場合に、それぞれ成る
定まった時間だけバスの指示を実行するのく費やされ、
他のＩ／Ｏ装置のデータ転送がその期間だけ妨げられる
と云う欠点があった。
択する場合には、すべてのバスに空のＩ／Ｏ選択指示を
出すむとｋなって、装置の選択時開が長く表り、中央処
理装置の性能を低下させる原因となっていた。また、各
バスＫＩ／Ｏ選択指示を送信する場合に、それぞれ成る
定まった時間だけバスの指示を実行するのく費やされ、
他のＩ／Ｏ装置のデータ転送がその期間だけ妨げられる
と云う欠点があった。
本発明の目的は、選択しようとするＩ／Ｏ装置に接続さ
れているバスを、Ｉ／Ｏ装置を識別するための識別番号
によってアドレスされている記憶回路に記憶されたバス
番号で指定することにより上記欠点を除去し、１回のＩ
／Ｏ選択コマンドの指示によりＩ／Ｏ装置を選択できる
ように構成しヘバス選択装置を提借するととにある。
れているバスを、Ｉ／Ｏ装置を識別するための識別番号
によってアドレスされている記憶回路に記憶されたバス
番号で指定することにより上記欠点を除去し、１回のＩ
／Ｏ選択コマンドの指示によりＩ／Ｏ装置を選択できる
ように構成しヘバス選択装置を提借するととにある。
Ｃ問題点を解決するための手段）
本発明によるバス選択装置は記憶回路と、複数の選択回
路とを具備して構成したものである。
路とを具備して構成したものである。
記憶回路は、複数のバスに接続されるＩ／Ｏ装置に割付
けられた識別番号のフィールドと、複数のバスのひとつ
を指定するバス番号のフィールドとを含むＩ／Ｏ選択コ
マンドが発行された時に、上記識別番号によリアドレス
され、指定されたバス番号のフィールドを書込むための
ものである。
けられた識別番号のフィールドと、複数のバスのひとつ
を指定するバス番号のフィールドとを含むＩ／Ｏ選択コ
マンドが発行された時に、上記識別番号によリアドレス
され、指定されたバス番号のフィールドを書込むための
ものである。
複数の選択回路は、識別番号によリアドレスされた時ｔ
ζ限って記憶回路から読出されたバス番号に対応して、
複数のバスのそれぞれを選択するためのものである。
ζ限って記憶回路から読出されたバス番号に対応して、
複数のバスのそれぞれを選択するためのものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明によるバス選択装置の一実施例を示す
ブロック図である。第１図において１はＩ／Ｏ選択コマ
ンド、５は記憶回路、ｌＯ〜１２はそれぞれ選択回路、
２０〜２２はそれぞれノくス、２〜４，６はそれぞれ信
号線である。
ブロック図である。第１図において１はＩ／Ｏ選択コマ
ンド、５は記憶回路、ｌＯ〜１２はそれぞれ選択回路、
２０〜２２はそれぞれノくス、２〜４，６はそれぞれ信
号線である。
中央処理装置はＩ／Ｏ選択指示指示色して。
識別番号フィールドを含んだＩ／Ｏ選択コマンド１を与
える。複数のバス２０〜２２に接続された選択回路／Ｏ
−１２と記憶回路５とに入力されるＩ／Ｏ選択コマンド
は、信号線４ｅ介して伝送される。記憶回路５はＩ／Ｏ
選択コマンドによって指定された識別番号に対応する信
号を信号線６に出力し、選択回路ｌＯ〜１２によって対
応するバス２０〜２２のひとつを指定し、供給された識
別番号を指定したバスに対して送信する。
える。複数のバス２０〜２２に接続された選択回路／Ｏ
−１２と記憶回路５とに入力されるＩ／Ｏ選択コマンド
は、信号線４ｅ介して伝送される。記憶回路５はＩ／Ｏ
選択コマンドによって指定された識別番号に対応する信
号を信号線６に出力し、選択回路ｌＯ〜１２によって対
応するバス２０〜２２のひとつを指定し、供給された識
別番号を指定したバスに対して送信する。
この場合、Ｉ／Ｏ選択コマンドから信号線２上に４られ
たバスセレクト信号は、バス２０〜２２のひとつく対し
て識別番号が送信されるモードとなっている。
たバスセレクト信号は、バス２０〜２２のひとつく対し
て識別番号が送信されるモードとなっている。
記憶回路５へのバス番号の書込みは、Ｉ／Ｏ選択コマン
ドに含まれたバス番号のフィールドおよび識別番号４の
フィールドによつ、て信号線２上のバスセレクト信号を
非送信モードにすることにより実行される。この場合に
、識別番号に対応するバス番号が記憶−されて動作が完
了する。
ドに含まれたバス番号のフィールドおよび識別番号４の
フィールドによつ、て信号線２上のバスセレクト信号を
非送信モードにすることにより実行される。この場合に
、識別番号に対応するバス番号が記憶−されて動作が完
了する。
第２図は、選択回路ｌＯ〜１２の任意のひとつを示すブ
ロック図である。第２図において、３０゜３１ 、３２
−１〜３２− ｎ はそれぞれＡＮＤゲート、２０〜２
２はバス、２ 、４．、６はそれぞれ信号線である。
ロック図である。第２図において、３０゜３１ 、３２
−１〜３２− ｎ はそれぞれＡＮＤゲート、２０〜２
２はバス、２ 、４．、６はそれぞれ信号線である。
第２図において、バス番号と識別番号とは複数の２進ビ
ツト構成によって示されていて、特に信号線６上のバス
番号はＡＮＤゲート３０により２進ビツトの′１＃また
は０ｍの組合せで有効となるべきバスを選択する。本実
施例では“００１＃の時に入力した識別番号をバスに送
出するように構成したものである。この組合せは選択回
路／Ｏ〜１２のそれぞれに対して個有であり、同じ組合
せは存在しｋい。
ツト構成によって示されていて、特に信号線６上のバス
番号はＡＮＤゲート３０により２進ビツトの′１＃また
は０ｍの組合せで有効となるべきバスを選択する。本実
施例では“００１＃の時に入力した識別番号をバスに送
出するように構成したものである。この組合せは選択回
路／Ｏ〜１２のそれぞれに対して個有であり、同じ組合
せは存在しｋい。
以上の回路構成を使用してＩ／Ｏ選択指示を行う際には
、記憶回路５のバス番号と識別番号との対応が、実際の
バスに接続されているＩ／Ｏ装置に対して一致していな
い場合がある。次に、斯かる実例を説明する。このよう
な事象は通常、中央処理装置が立上った直後に生起する
もの〒あり、Ｉ／Ｏ選択指示は当該Ｉ／Ｏ装置が接続さ
れていないバスに対して送信される。
、記憶回路５のバス番号と識別番号との対応が、実際の
バスに接続されているＩ／Ｏ装置に対して一致していな
い場合がある。次に、斯かる実例を説明する。このよう
な事象は通常、中央処理装置が立上った直後に生起する
もの〒あり、Ｉ／Ｏ選択指示は当該Ｉ／Ｏ装置が接続さ
れていないバスに対して送信される。
図では説明していないが、識別番号に一致するＩ／Ｏ装
置が存在していなければバスは無応答となり、その報告
が中央処理装置に送出されてから改めて記憶回路５のバ
ス番号が書換えられ、その後で再びＩ／Ｏ選択指示が行
われる。再び無応答ならば、次のバス番号が記憶回路５
に設定される。
置が存在していなければバスは無応答となり、その報告
が中央処理装置に送出されてから改めて記憶回路５のバ
ス番号が書換えられ、その後で再びＩ／Ｏ選択指示が行
われる。再び無応答ならば、次のバス番号が記憶回路５
に設定される。
以上の繰返しによって識別番号に相当するバス番号が決
定されると、次のｒ／Ｏ選択指示からは常に記憶回路５
に保持されたバス番号によってＩ／Ｏ装置の選択が行わ
れる。
定されると、次のｒ／Ｏ選択指示からは常に記憶回路５
に保持されたバス番号によってＩ／Ｏ装置の選択が行わ
れる。
（発明の効果）
本発明は以上説明したように、選択しようとするＩ／（
１装置に接続されているバスを、Ｉ／レスされている記
憶回路に記憶されたバス番号で指定することにより、バ
スの余分なアクセスを省略し、中央処理装置とＩ／Ｏ装
置とＫよって構成されるシステムのスルーブツトを向上
させると云う効果がある。
１装置に接続されているバスを、Ｉ／レスされている記
憶回路に記憶されたバス番号で指定することにより、バ
スの余分なアクセスを省略し、中央処理装置とＩ／Ｏ装
置とＫよって構成されるシステムのスルーブツトを向上
させると云う効果がある。
第１図は、本発明によるバス選択装置の一実施例を示す
ブロック図である。 第２図は、第１図に示す選択回路の詳細例を示すブロッ
ク図である。 １・・・コマンド ５・・・記憶回路／Ｏ〜１２
・・・選択回路 ２０〜２２・・・バス３０ 、３１
、 ａ２−１〜３２−ｎ ・ｋ Ｎ Ｄゲート２〜４．
６・・・信号線 才１図
ブロック図である。 第２図は、第１図に示す選択回路の詳細例を示すブロッ
ク図である。 １・・・コマンド ５・・・記憶回路／Ｏ〜１２
・・・選択回路 ２０〜２２・・・バス３０ 、３１
、 ａ２−１〜３２−ｎ ・ｋ Ｎ Ｄゲート２〜４．
６・・・信号線 才１図
Claims (1)
- 複数のバスに接続されるＩ／Ｏ装置に割付けられた識別
番号のフィールドと、前記複数のバスのひとつを指定す
るバス番号のフィールドとを含むＩ／Ｏ選択コマンドが
発行された時に前記識別番号によリアドレスされ、前記
指定されたバス番号のフィールドを書込むための記憶回
路と、前記識別番号によリアドレスされた時に限って前
記記憶回路から読出された前記バス番号に対応して前記
複数のバスのそれぞれを選択するための複数の選択回路
とを具備して構成したことを特徴とするバス選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14256184A JPS6121556A (ja) | 1984-07-10 | 1984-07-10 | バス選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14256184A JPS6121556A (ja) | 1984-07-10 | 1984-07-10 | バス選択装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6121556A true JPS6121556A (ja) | 1986-01-30 |
Family
ID=15318194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14256184A Pending JPS6121556A (ja) | 1984-07-10 | 1984-07-10 | バス選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6121556A (ja) |
-
1984
- 1984-07-10 JP JP14256184A patent/JPS6121556A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156932A (en) | Programmable communications controller | |
| JPS6121556A (ja) | バス選択装置 | |
| GB1087576A (en) | Communications accumulation and distribution | |
| WO2019221082A1 (ja) | 制御装置及びデータ記録方法 | |
| JPH0448306B2 (ja) | ||
| JPH0254719B2 (ja) | ||
| JPS6326421B2 (ja) | ||
| JPS6047664B2 (ja) | 情報処理装置 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPS6356739A (ja) | ヒストリメモリ制御方式 | |
| JPH01231142A (ja) | メモリーカード | |
| JPS60198939A (ja) | 分割デ−タの転送方式 | |
| JPS616746A (ja) | 部分書込み制御方式 | |
| JPH01158545A (ja) | 記憶装置の制御方式 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPS63234749A (ja) | メツセ−ジ伝送装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS58184629A (ja) | デイジタル計算機のための優先度制御回路 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPH0390946A (ja) | 記憶装置 | |
| JPH0440546A (ja) | アドレス変換回路およびプログラマブルコントローラシステム | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム |