JPS616746A - 部分書込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機システムの主記憶装置等を制御する記憶
制御装置に関する。

記憶制御装置は、計算機システムの中央処理装置、チャ
ネル処理装置等からの主記憶アクセス要求を受は付け、
該アクセス要求を処理する装置である。

記憶制御装置は一般に複数の上記中央処理装置等から発
生する複数のアクセス要求について、記憶装置の構成上
から並列に動作可能な限り、連続的にアクセス指令を発
するように構成されるので、複数の処理中のアクセス要
求を複数個保持している。

記憶装置では通常固定長のデータを単位として（以下こ
の単位を語という）記憶アレイの読出し又は書込みを行
うが、中央処理装置等からのアクセス要求の種類として
は、該単位データの中の一部のみを書き換える要求、即
ち部分書込みの要求がある。

記憶制御装置は、部分書込み要求の処理においては、１
つのアクセス要求に基づいて、記憶装置に対してデータ
の読出しと書込みとの２回のアクセスを行う必要がある
。即ち、部分書込みデータを保存して、まず指定アドレ
スの語を記憶装置から読み出し、その語の一部をアクセ
ス要求の指定に従って、保存しである部分書込みデータ
で置き換える。次ぎにこの更新した１語のデータをもと
の記憶アドレスに書込む。

従って記憶制御装置において、処理中のアクセス要求を
保持するレジスタ群には、アクセス要求に関する制御情
報のみならず、部分書込みのためのデータ（例えば８バ
イト／語の場合、１〜７バイト）及びその語内位置情報
を、少なくとも書込み時までは保持することのできる記
憶容量を必要とする。

〔従来の技術〕

第２図は記憶制御装置を有する比較的大型の計算機シス
テムの構成図である。

システムには一般に複数の中央処理装置１、複数のチャ
ネル処理装置２、及び保守、運用等のだめの諸装置３等
があり、それらの装置は記憶制御装置４を介して、主記
憶である記憶装置５にアクセスする。

記憶制御装置４は各装置からの記憶装置アクセス要求を
受は付けて、その優先順位に従い要求を記憶装置５に転
送し、記憶装置５から読み出されたデータを要求元の中
央処理装置１等へ転送する等の制御を行う。

第３図は記憶制御装置４の構成を示すブロック図である
。

記憶制御装置４は記憶袋Ｗ５のアクセス源となる中央処
理装置１、チャネル処理装置２等から転送されるアクセ
ス要求情報を、優先順位選択回路１０を通して１要求ご
とに受信し、該要求情報の中のアクセス記憶アドレスは
アドレスレジスタ１１へ、全語書込み要求の場合の書込
みデータは誤り訂正符号（以下ＥＣＣとする）回路１２
に入力される。

書込みデータはＥＣＣ回路１２で誤り訂正符号を付加し
て書込みデータレジスタ】８に設定され、同時にアドレ
スレジスタ１７に設定される記憶アドレスと共に記憶装
置５へ送られて、アクセスが実行される。

記憶アドレスがアドレスレジスタ１１に設定されるとき
、同時にこの記憶アドレス、及び要求元（中央処理装置
等）の表示、アクセス種別その他の制御情報がパイプラ
イン１３に入力される。

パイプライン１３は、１アクセス要求についての上記の
ような所要情報を保持し得るビット幅を有するレジスタ
を複数段接続して構成され、優先順位選択回路１０で選
択された要求の情報は初段のレジスタ１３−１に設定さ
れ、全レジスタが１制御サイクルごとに次段ヘシフトさ
れて、ｎサイクル後に終段のレジスタ１３−ｎにシフト
されるように構成されたレジスタである。

こ＼で、ｎは記憶装置５のアクセスに要するサイクル数
に等しくとられていて、記憶装置５によるアクセス動作
が完了する時（読出し要求においては、読出しデータが
読出しデータレジスタ１５に受信される時）、該要求の
情報がパイプライン１３の終段のレジスタ１３−ｎに保
持される。

レジスタ１３−ｎにある情報は、データ転送線１４を経
て読出しデータを要求元へ転送する場合の転送先指定の
ため、あるいは該要求に基づく記憶装置アクセスが誤り
発生等で不成功に終わったときに、その記憶アドレスを
要求元へ通知するため等に必要である。

通常の読出しデータは続出しデータレジスタ１５からＥ
ＣＣ回路１２に入力し、こ＼で誤りの検出／訂正処理の
後に、要求元へ転送される。

要求のアクセス種別が部分書込みアクセスである場合に
は、前記の通り記憶制御装置４はまず要求を読出しアク
セスとして処理し、その後書込みアクセスを行う必要か
ら、部分書込みのための書込みデータ及び該データの語
内位置等の制御情報を前記の要求情報と共にパイプライ
ン１３に保持している。

ｎサイクル後に、記憶装置５から転送される読出しデー
タが読出しデータレジスタ１５にセントされる時、同時
に待ち行列のレジスタ１３−ｎにシフトされる上記情報
により、それが部分書込み要求であることが検出される
と、レジスタ１３−ｎにある部分書込みのためのデータ
及び制御情報によって、読出しデータの一部更新を行い
（回路１６）、更新データをＥＣＣ回路１２を経て書込
みデータレジスタ１８に保持する。

同時に、レジスタ１３−ｎの情報によって、新たな書込
み要求を発生して優先順位選択回路１０にフィ−ドハソ
クし、この要求を受は付けて通常の書込み要求のように
処理することにより、前記の更新データの書込みが実行
される。

Ｃ発明が解決しようとする問題点３ 以上のように、従来の記憶制御装置４におけるパイプラ
インにおいては、パイプラインを構成する各レジスタ番
才各要求の記憶アドレス及び諸制御情報を保持するのみ
ならず、部分書込み要求の為に、部分書込みデータ及び
その制御情報を保持するためのビット幅を持つ必要があ
る。

そのためにパイプラインの規模が大きくなり、その改善
が期待されていた。

〔問題点を解決するための手段〕

本発明は前記のような部分書込みの処理のために必要と
なる、部分書込みデータ等を保持するレジスタの部品量
を減少することのできる制御方式を提供することを目的
とする。

この目的は、記憶装置アクセス要求を優先順位に従って
順次処理する記憶制御装置において、記憶装置アクセス
を完了しないアクセス要求についてのアクセス要求記憶
アドレス及び制御情報を保持するパイプライン構成の第
１のレジスタ群と、該第１のレジスタ群に保持されてい
るアクセス要求の部分書込みデータを保持する第２のレ
ジスタ群を有する本発明の部分書込み制御方式によって
達成される。

〔作用〕

即ち、従来の構成のパイプラインから部分書込みデータ
等の保持機能を除いて縮小した構成のパイプラインを設
け、又このパイプラインとは別に部分書込みの為の部分
書込みデータ等のみを保持する目的のレジスタ群を設け
る。

上記パイプラインを構成するレジスタの数は、前記の通
りアクセスサイクル数によってきまるが、一般にこ＼に
保持される要求がすべて部分書込み要求になる確率は極
めて小さい。

従って、部分書込みのデータ等のみを分離して保持する
レジスタ群を構成するレジスタの数は、パイプラインの
レジスタ数より少なくすることができ、全体の構成部品
数は従来より減少することが可能になる。

〔実施例〕

第１図は本発明の一実施例記憶制御装置のブロック図で
ある。この記憶制御装置は第２図のシステムで記憶制御
装置４に置き代わるものとし、第１図において従来装置
と同一の部分には第３図と同じ番号を付しである。

パイプライン２０は第３図におけるパイプライン１３と
、各構成レジスタのビット幅が異なる他は同様の構成及
び機能を有する。即ち、パイプライン２０の各レジスタ
は部分書込みアクセス要求のための、部分書込みデータ
及び該データの胎内位置等の制御情報を保持する機能を
持たず、それだけ第３図のパイプライン１３より少ない
ビット数で構成されるが、その他の機能は第３図の場合
と同様とする。

従来と同様に、優先順位選択回路１０で１要求ごとに選
択されたアクセス要求情報は、記憶アドレスがアドレス
レジスタ１１に、全語書込み要求の書込みデータがＥＣ
Ｃ回路１２にセットされて、該アクセスの処理が開始さ
れると同時に、この記憶アドレス、要求元表示、アクセ
ス種別等が、パイプライン２０の初段レジスタ２０−１
に入力される。

この要求のアクセス種別が部分書込みアクセスであった
場合に、部分書込みのデータ等は従来のようにパイプラ
イン２０に入力されることはなく、部分書込みデータの
みの行列を構成するために入力レジスタ２１にセットさ
れる。

人力レジスタ２１の情報は次制御サイクルに、データレ
ジスタ２２−１〜２２−ｍのうち、入力カウンタ２３の
出力制御線２４で選択されるレジスタに保持される。

こ＼で、データレジスタ２２−１〜２２−ｍは第２の待
ち行列を構成するｍ個のレジスタであって、各レジスタ
は１要求の部分書込みデータ及び該データの胎内位置情
報等を保持するビット容量を有し、個数ｍは一般に待ち
行列レジスタ２０の段数ｎより少ない数とする。

入力カウンタ２３は入力レジスタ２１に部分書込めデー
タ等がセントされる時、同時に１だけ計数値を歩進され
、該計数値に応じてデータレジスタを２２−１．２２−
２、−−−−２２−ｍの順に選択する機能を有し、０か
らｍ−１まで計数すると、次はＯに戻って、データレジ
スタ２２−１〜２２−ｍを循環的に選択できるものとす
る。

データレジスタ２２−１〜２２−ｍの出力は、出力カウ
ンタ２５の制御により、その１つが選択回路２６で選択
されて、読出しデータの一部を更新するために、回路１
６へ供給される。

出力カウンタ２５はパイプライン２０の終段レジスタ２
０−〇の情報で、アクセス種別として部分書込みアクセ
スが検出されるごとに、制ｍｖＡ２７によって計数値を
１だけ歩進され、制御線２７に該アクセス種別の信号が
ある間、制御線２日で選択回路２６のゲートを制御して
、データレジスタ２２−１〜２２−ｍの１つの出力を回
路１６に出力するものである。

出力カウンタ２５は入力カウンタ２３の場合と同様にし
て、データレジスタ２２−１〜２２−ｍの出力を循環的
に選択することができる。

以上により、例えば入力カウンタ２３及び出力カウンタ
２５の両計数値を共に例えば１に初期議定して動作を開
始すれば、部分書込みデータ等が要求受は付けごとにデ
ータレジスタ２２−１．２２−２−一一一−に順次保持
される。

それらの処理前半における読出しデータが読出しデータ
レジスタ１５にセントされるＩｌｉ卸サイすルにおいて
、データレジスタ２２−１．２２−２、−が到着順に読
み出され、回路１６において部分更新に使用されること
ができる。

レジスタ２０−〇の部分書込みアクセス要求から書込み
アクセス要求が発生されて、上記部分更新データを書込
む処理は従来例と同様に実行されることができる。

比較回路２９は入力カウンタ２３及び出力カウンタ２５
の両計数値を参照して、データレジスタ２２−１〜２２
−ｍがすべて使用中で、新たな部分書込みデータ等の受
は入れができない状態を検出し、アクセス要求の受は付
けを一時阻止するための制御回路であって、パイプライ
ン２０に空きがあるにか−わらず、一般にそれより少な
い数、のデータレジスタ２２−１〜２２−ｍには空きが
ない場合が発生し得ることを考慮して設けられる。

データレジスタ２２−１〜２２−ｍがすべて使用中にな
ったことの検出は、例えば入力カウンタ２３の計数値が
、出力カウンタ２５の計数値より１少ない状態の次ぎに
続いて、両計数値が等しい状態になることによって検出
される。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、記憶制
御装置のパイプラインの規模が縮小されるので、計算機
システムの経済性及び信頼性を改善するという著しい工
業的効果がある。

【図面の簡単な説明】

第１図は本発明一実施例記憶制御装置ブロック図第２図
は計算機システムの構成図、 第３図は従来の記憶制御装置ブロック図である。 図において、 ■は中央処理装置、　　　２はチャネル処理装置、４は
記憶制御装置、　　５は記憶装置、１０は優先順位選択
回路、 １１．１７はアドレスレジスタ １２は誤り訂正符号回路、 １３．２０はパイプライン、 １５は読出しデータレジスタ、 １８は書込みデータレジスタ、 ２１は入力レジスタ、 ２２−１．２２−２〜２２−ｍはデータレジスタ、２３
は入力カウンタ、　　２５は出力カウンタ２６は選択回
路、　　　　２９は比較回路を示す。 隼Ｉ　酊 ２２−欠 製２て

Claims (1)

【特許請求の範囲】
1. 記憶装置アクセス要求を優先順位に従って順次処理する
   記憶制御装置において、記憶装置アクセスを完了しない
   アクセス要求についてのアクセス要求記憶アドレス及び
   制御情報を保持するパイプライン構成の第１のレジスタ
   群と、該第１のレジスタ群に保持されているアクセス要
   求の部分書込みデータを保持する第２のレジスタ群を有
   することを特徴とする部分書込み制御方式。