JPS6240525A - デ−タ転送バツフア方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データ転送バッファ方式であって、固定長であるデータ
ブロック単位に転送データを格納するバッファメモリを
２群に分け、各群のバッファメモリを交互に切換えて転
送データの格納と転出を行うことにより、入出力サブシ
ステムのより効率的な性能向上が可能となる。

〔産業上の利用分野〕

本発明は、上位装置と入出力装置との中間に位置して両
者間のデータ転送を制御する入出力制御装置等に用いら
れるデータ転送バッファに係り、特に固定長のデータブ
ロックを効率良くバッファリングし、且つ効率良く転送
することが可能なデータ転送バッファ方式に関する。

上位装置と入出力装置との間でデータ転送を行う場合、
両者間の転送速度の調整を行い、効率的にデータ転送を
行うためにバッファメモリを設け、このバッファメモリ
を介して行う方法が一般的に行われている。

このパフファメモリ方弐の典型としては、数バイトない
し数十バイトの容量で構成されるＦＩＦＯ（先入れ・先
出しを行う）構造のバッファ方式がある。

この方式では、比較的少ない容量のバッファで効率的な
バッファリングが可能であるが、例えば入出力装置から
の読出しデータはＦＩＦＯバッファを経由して順次上位
装置に転送されてしまうため、例えばその最後部にエラ
ー検出／訂正コードを付加している場合で、エラー検出
時には既にデータは転送済みとなっており、従ってその
場でのエラー修正は出来ない。

この対策として、例えば固定長ブロックを制御するだけ
で良いセクタ方式に対しては、セクタバッファ方式が用
いられることがある。

この方式では１セクタ中のデータをバッファに格納後エ
ラー検出／訂正コードによってデータの正常性を確認し
てから転送することが可能であるが、バッファ容量を増
大させ、例えばトラック単位のデータをバッファ上に残
存させたい場合はデータの入出力間で大きな時間差を必
要とする。

かかる両方式の欠点を解消し、より効率的なデータ転送
が可能な方式の開発・実用化が待たれている。

〔従来の技術と発明が解決しようとする問題点〕第３図
は従来例を説明するブロック図、第４図はトラックフォ
ーマットの構成別図をそれぞれ示す。

第３図は入出力サブシステムの一部を示し、この入出力
サブシステムは、 計算機システムでの例えば主記憶装置等に相当する上位
装置１と、 計算機システムでの例えば外部記憶装置等に相当する入
出力装置２と、 上位装置１と入出力装置２との中間に位置して両者間の
データ転送を制御する入出力制御装置３とから構成され
ている。

又、入出力制御装置３は、 転送データを一時的に格納するバッファメモリ６と、 バッファメモリ６への転送データの格納及び読出し転出
を制御する制御部７と、 バッファメモリ６をアクセスする場合のアドレスを指定
するアドレスレジスタ８と、 バッファメモリ６と上位装置１との間の転送データの入
出力時にオンとなるゲート４ａと、バッファメモリ６と
入出力装置２との間の転送データの入出力時にオンとな
るゲート４ｂとから構成されている。

例えば、バッファメモリ６が数バイトないし数十バイト
から構成され、先入れ／先出しのＦＩＦＯバッファとし
た場合で、入出力装置２から上位装置１に対してデータ
を転送する場合、制御部７からの指示によりゲート４ｂ
がオンとなり、アドレスレジスタ８で指定する個所に順
次格納して行く。

この時、制御部７は入力するデータと出力するデータの
差を監視して置き、ある一定の差になればゲート４ａを
オンにして先に入力したデータから順次上位装置１に転
出して行く。

この場合、例えば第４図に示すように１つのセクタｉの
データを転送している時に上述のように先入れ・先出し
でバッファメモリ６を制御していると、そのセクタｉの
最後部にエラー訂正コード（以下ＥＣＣと称する）が付
加されていると、エラー検出時には既にデータは転出済
みであり、バッファメモリ６に残存してないため、エラ
ー修正がこの時点では不可能となる。

このため、第４図に示すセクタ０〜ｎが固定長である場
合、１つのセクタｌを格納出来る容量を持つバッファメ
モリ６とすれば、制御部７は１つのセクタｌをバッファ
メモリ６に全て格納後、ＥＣＣにてデータの正常性を確
認した後に上位装置１に転出することが可能となる。

しかし、例えばトラック単位（第４図のインデックス（
ＩＮＤ）符号間を１トランクとする）のデータをバッフ
ァ上に残存させたいと言う要望がある場合は、１つのセ
クタｉを格納出来る容量を持つバッファメモリ６では充
分でなく、■トラック分のデータ格納が可能なバッファ
メモリ６を設けることになる。

この場合、ＦＩＦＯバッファ構造としなければバッファ
容量が膨大になると共に、例えばバッファメモリ６への
データ格納からデータ転出開始までには１トラック回転
待ちが生ずることになる。

しかし、ＦＩＦＯバッファ構造とした場合は１トラック
分のデータをバッファ上に完全に残存させることが不可
能となると共に、エラー修正がこの時点では出来ないと
言う問題点がある。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。尚
、第１図では第１バッファ群＃（１）をバッファメモリ
１４（０）〜１４（ｎ）　、第２バッファ群＃（２）を
バッファメモリ１５　（０）〜１５（ｎ）　とする。

本ブロック図は第３図と同一の入出力サブシステムを構
成しており、本ブロック図の入出力制御装置３は第３図
で説明した制御部７と、第３図のゲート４ａ、４ｂと同
一機能を果たすゲ゛−ト５ａ、５ｂ　　と、 第１バッファ群＃（１）のアドレスを指定する第１アド
レスレジスタ１０ａと、 第２バッファ群＃（２）のアドレスを指定する第２・ア
ドレスレジスタ１０ｂと、 第１．第２バッファ群＃（１）　、　＃（２）の例えば
ｌセクタ分のデータ長を設定するための第１．第２パン
フアサイズ指定レジスタ１１ａ、１１ｂと、第１．第２
アドレスレジスタ１０ａ、　１０ｂと第１゜第２バツフ
アサイズ指定レジスタ１１ａ、１１ｂとの値を比較する
比較回路１２ａ、　１２ｂと、第１．第２バッファ群＃
（１）　、　＃（２）中のアクセスすべきバッファメモ
リ１４　（０）〜１４　（ｎ）　、　１５　（０）〜１
５（ｎ）を選択するための第１．第２カウンタ１３ａ、
　１３ｂと１ 、固定長のデータブロック単位の容量を持つ複数のバッ
ファメモリ１４（０）〜１４　（ｎ）　、　１５　（０
）〜１５（ｎ）を１つの群として構成する第１．第２バ
ッファ群＃（１）　、　　＃（２）　とから構成されて
いる。

〔作用〕

２つの群からなる複数のバッファメモリの各々は固定長
のデータブロック単位に格納出来る容量を有し、１つの
群のバッファメモリにデータを格納中に他の群のバッフ
ァメモリからはデータ転出を行うと言う動作を交互に行
い、所定範囲の連続した複数のデータブロックのデータ
転送が終了すると、次の範囲の複数データブロックのデ
ータ転送を制御するように構成することにより、大容量
のデータ転送を効率的に処理可能となると共に、所定範
囲の所定データブロックのデータを複数回転送する場合
は、該当のバッファメモリから即時に転送可能となる。

〔実施例〕

以下本発明の要旨を第２図に示す実施例により具体的に
説明する。

第２図は本発明の詳細な説明するブロック図を示す、尚
、全図を通じて同一符号は同一対象物を示す。

本実施例は第１．第２バッファ群＃（１）　、　＃（２
）共に２つのバッファメモリ１４（０）、１４（１）　
、１５（０）、１５（１）から構成された場合を示す。

次に、本実施例の動作を入出力装置２から読出したデー
タを上位装置１に転送する場合の制′御動作を例に取り
説明するゆ尚、上位装置１から入出力袋Ｗ２にデータを
転送する場合もその動作は同一であるため、本実施例で
は説明を省略する。

バッファメモリ１４（０）、１４（１）　、１５（０）
、１５（１）の各々は第４図に示す１セクタに相当する
データを格納し得る容量を有し、例えば入出力線が共通
なスタティックＲＡＭで構成されているものとする。

第１バッファ群＃（１）のバッファメモリ１４　（０）
　。

１４（１）をアクセスするアドレスを発生する第１アド
レスレジスタ１０ａはアクセスする毎にそのアドレス値
を歩進させる。

第１アドレスレジスタ１０ａで指定したアドレスによる
第１バッファ群＃（１）のバッファメモリ１４（０）　
、　１４　（１）への転送データの格納と、第２アドレ
スレジスタ１０ｂで指定したアドレスによる第２バッフ
ァ群＃（１）のバッファメモリ１５　（０）　、　１５
　（１）への転送データの格納とは交互に行うように制
御部７にて制御する。

即ち、バッファメモリ１５　（０）　、　１５　（１）
への転送データの格納時にはバッファメモリ１４　（０
）　、　１４　（１）へ格納した転送データを読取り、
上位装置１へ転送する。この時、上位装Ｗ１とのデータ
入出力はゲ−ト４ａ、５ａを開閉する。一方、入出力装
置２とのデータ入出力はゲート４ｂ、５ｂを開閉する。

又、バッファメモリ１４　（０）　、　１４　（１）　
、　１５　（０）　、　１５　（１）に対する１セクタ
分のデータ長を第１．第２バツフアサイズ指定レジスタ
１１ａ、１１ｂで指定し、設定した長さ分のデータの入
出力アクセスが完了する毎に比較回路１２ａ、１２ｂで
第１．第２アドレスレジスタ１０ａ、１０ｂの値と、第
１．第２バツフアサイズ指定レジスタ１１ａ、　１１ｂ
の値と比較して一致信号を制御部７と第１．第２カウン
タ１３ａ、　１３ｂとに出力する。

第１．第２バフフア群＃　（１）　、　＃　（２）中の
アクセスすべきバッファメモリ１４（０）、１４（１）
、１５（０）、１５（１）を選択するためのカウンタで
ある第１．第２カウンタ１３ａ、１３ｂは、制御部７か
らデータ転送方向等によって決定される指示信号と比較
回路１２’ａ、１２ｂ・からの出力される一致信号とに
より順次歩進する。

入出力装置２から転送されて来る最初のデータが、例え
ば第４図に示すセクタ０とすると、このセクタ０のデー
タはゲート４ｂを経由してバッファメモリ１４（０）に
格納される。

セラフ０分のデータ格納が完了し、且つデータの正常性
が確認されると、制御部７はゲート４ｂを閉じゲート４
ａ、５ｂを開き、次のセクタ１のデータはゲート５ｂを
経由してバッファメモリ１５　（０）に格納されると共
に、既にバッファメモリ１４（０）上に確定しているセ
クタ０のデータを読出しゲー）４ａを経由して上位装置
１に転送する。

上位装置１への転送が終了すると、比較回路１２ａの一
致信号によりカウンタ１３ａが動作し、第１バフフア群
＃（１）中ではバッファメモＩｎ４（１）を選択するよ
うに指定する。以上の動作が終了すると、制御部７はゲ
ート４ａ及び５ｂを閉じ、ゲー）５ａ及び４ｂを開く。

以上によりセクタ２のデータはゲー）４ｂを経由してバ
ッファメモリ１４　（１）に格納されるとと共に、バッ
ファメモＵ１５（０）のデータはゲート５ａを経由して
上位装置１に転送される。

以下同様にして４つのバッファメモリ１４　（０）　、
　１４（１）　、　１５　（０）　、　１５　（１）を
順次切換えて使用することにより連続した複数セクタ０
〜ｎのデータ転送を行う。結果的に、データ転送終了時
にはバッファメモリサイズの総量に等しいデータがバッ
ファメモリ１４　（０）　、　１４　（１）　、　１５
　（０）　、　１５　（１）上に残有することになる。

従って、ある程度大容量のバッファメモリを装備するこ
とにより、簡易型キャッシュメモリとしての使用も可能
となる。

即ち、バッファメモリ群中の任意のものを選択して上位
装置１又は入出力装置２とのデータ転送を実施すること
は比較的容易に実現可能でありζ更に、バッファメモリ
全体はＦＩＦＯ構造と等価であるため、データの入出力
間での時間差を比較的小さくすることが可能となる。

尚、本実施例では各バッファメモリ１４　（０）　、　
１４　（１）　、　１５　（０）　、　１５　（１）の
大きさを１セクタ分のデータ長としたが、セクタ長の任
意の倍数にすることも可能である。又、第１．第２バツ
フアサイズ指定レジスタ１１ａ、　１１ｂを個別に持つ
ことなく共通にすることも可能である。

〔発明の効果〕

以上のような本発明によれば、大容量のデータ転送を効
率的に処理出来ると共に、所定範囲の所定データブロッ
クのデータを複数回転送する場合は、該当のバッファメ
モリから即時に転送出来ると言う効果がある。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説明するブロック図、第４図はトラックフォーマットの
構成側図、をそれぞれ示す。 図において、 １は上位装置、　　　　　　２は入出力装置、３は入出
力制御装置、 ４ａ、４ｂ、５ａ、５ｂはゲート、 ６、１４（０）〜１４　（ｎ）　、　１５　（０）〜１
５　（ｎ）はバッファメモリ、 ７は制御部、 ８、１０ａ、１０ｂはアドレスレジスタ、１１ａ、　１
１ｂはバッファ４イズ指定レジスタ、１２ａ、　１２ｂ
は比較回路、 １３ａ、　１３ｂはカウンタ、 をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 上位装置（１）と入出力装置（２）との間のデータ転送
   に当たり、各々が固定長であるデータブロックを複数個
   連続して転送するためのデータ転送バッファを有する入
   出力サブシステムにおいて、前記データブロック単位に
   所定範囲の転送データを交互に格納する第１のバッファ
   メモリ群（１４（０）〜１４（ｎ））及び第２のバッフ
   ァメモリ群（１５（０）〜１５（ｎ））と、 前記第１、第２のバッファメモリ群（１４（０）〜１４
   （ｎ）、１５（０）〜１５（ｎ））のアドレスを指定す
   るアドレス格納手段（１０ａ、１０ｂ）と、 前記第１、第２のバッファメモリ群（１４（０）〜１４
   （ｎ）、１５（０）〜１５（ｎ））のバッファサイズを
   指定するバッファサイズ格納手段（１１ｂ、１１ｂ）と
   、前記第１、第２のバッファメモリ群（１４（０）〜１
   ４（ｎ）、１５（０）〜１５（ｎ））の中のアクセスさ
   れる当該バッファメモリ（１４（ｉ）、１５（ｉ））を
   選択するためのバッファ選択手段（１３ａ、１３ｂ）と
   を設け、前記上位装置（１）と前記入出力装置（２）と
   の間のデータ転送時、前記第１のバッファメモリ（１４
   （ｉ））及び第２のバッファメモリ（１５（ｉ））を各
   々が固定長である該データブロック単位に順次切換えて
   使用することを特徴とするデータ転送バッファ方式。