JPH05134889A - プロセスコントローラの冗長方式 - Google Patents
プロセスコントローラの冗長方式Info
- Publication number
- JPH05134889A JPH05134889A JP3319678A JP31967891A JPH05134889A JP H05134889 A JPH05134889 A JP H05134889A JP 3319678 A JP3319678 A JP 3319678A JP 31967891 A JP31967891 A JP 31967891A JP H05134889 A JPH05134889 A JP H05134889A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- redundant
- counter
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 第１，第２のコントローラを備えた冗長構成
のプロセス制御装置において、データベースの内容を転
送する際にコントローラの処理制御の時間に影響を与え
ないようにする。 【構成】 第１，第２のコントローラ間に配置された冗
長制御モジュール３０により、第１のコントローラ（Ｃ
ＰＵ１１）による第１のデータベース（メモリ１２）へ
のデータ書き込み動作が監視され、この監視結果に基づ
くデータが冗長制御モジュール３０に取り込まれる。こ
の冗長制御モジュール３０に取り込まれたデータは常時
待機状態にある第２のコントローラ（ＣＰＵ１２）によ
り読み出されて第２のデータベース（メモリ２２）へ転
送される。
のプロセス制御装置において、データベースの内容を転
送する際にコントローラの処理制御の時間に影響を与え
ないようにする。 【構成】 第１，第２のコントローラ間に配置された冗
長制御モジュール３０により、第１のコントローラ（Ｃ
ＰＵ１１）による第１のデータベース（メモリ１２）へ
のデータ書き込み動作が監視され、この監視結果に基づ
くデータが冗長制御モジュール３０に取り込まれる。こ
の冗長制御モジュール３０に取り込まれたデータは常時
待機状態にある第２のコントローラ（ＣＰＵ１２）によ
り読み出されて第２のデータベース（メモリ２２）へ転
送される。
Description
【０００１】
【産業上の利用分野】本発明は、２つのコントローラを
備えてプロセス制御を行うプロセスコントローラの冗長
方式に関する。
備えてプロセス制御を行うプロセスコントローラの冗長
方式に関する。
【０００２】
【従来の技術】一般にこの種のプロセス制御を行うシス
テムには、プロセス制御を実行するプライマリコントロ
ーラと常時は待機状態にあるセカンダリコントローラと
が備えられており、プライマリコントローラに故障等が
生じると、これに代わってセカンダリコントローラがプ
ロセス制御を実行するものとなっている。そして、何時
セカンダリコントローラに切り替えられても制御が継続
して実行できるように、プライマリコントローラとセカ
ンダリコントローラには各々同一のプロセスデータが蓄
積できるデータベース部を設けると共に、プライマリコ
ントローラとセカンダリコントローラ間に冗長制御モジ
ュールを設け、プライマリコントローラの制御結果に基
づくプロセスデータがこの冗長制御モジュールを介して
セカンダリコントローラへ転送できるようになってい
る。即ち、プライマリコントローラは、プロセス制御を
行った結果のプロセスデータを自身のデータベース部に
書き込むと同時に、これと同一のデータを冗長制御モジ
ュールに対して書き込み、一方、セカンダリコントロー
ラは冗長制御モジュールに書き込まれたデータを読みだ
して自身のデータベース部に書き込むようにしている。
テムには、プロセス制御を実行するプライマリコントロ
ーラと常時は待機状態にあるセカンダリコントローラと
が備えられており、プライマリコントローラに故障等が
生じると、これに代わってセカンダリコントローラがプ
ロセス制御を実行するものとなっている。そして、何時
セカンダリコントローラに切り替えられても制御が継続
して実行できるように、プライマリコントローラとセカ
ンダリコントローラには各々同一のプロセスデータが蓄
積できるデータベース部を設けると共に、プライマリコ
ントローラとセカンダリコントローラ間に冗長制御モジ
ュールを設け、プライマリコントローラの制御結果に基
づくプロセスデータがこの冗長制御モジュールを介して
セカンダリコントローラへ転送できるようになってい
る。即ち、プライマリコントローラは、プロセス制御を
行った結果のプロセスデータを自身のデータベース部に
書き込むと同時に、これと同一のデータを冗長制御モジ
ュールに対して書き込み、一方、セカンダリコントロー
ラは冗長制御モジュールに書き込まれたデータを読みだ
して自身のデータベース部に書き込むようにしている。
【０００３】
【発明が解決しようとする課題】従来のプロセス制御に
おいて、プライマリコントローラは、次のような４ステ
ップの処理を所定の周期毎に実行している。即ち、まず
ステップ１として実際の流量値データを入力する。次に
ステップ２としてこの入力データとデータベース部に記
憶されている過去のデータとから所定の演算を行って制
御すべき値を算出する。そしてステップ３として算出さ
れた制御データに基づいてプロセス制御のための出力処
理を行う。さらにステップ４として算出された制御デー
タを自身のデータベース部へ書き込むと共に、このプロ
セスデータをセカンダリコントローラへ伝達するために
冗長制御モジュールへの書き込みを行う。このように従
来のプライマリコントローラは、以上のような処理を所
定の周期内で実行しているため、セカンダリコントロー
ラ側へ転送すべきプロセスデータが多い場合にはデータ
の転送時間がかかり本来のプロセス制御処理に割り当て
られる実行時間が不足するという問題があった。
おいて、プライマリコントローラは、次のような４ステ
ップの処理を所定の周期毎に実行している。即ち、まず
ステップ１として実際の流量値データを入力する。次に
ステップ２としてこの入力データとデータベース部に記
憶されている過去のデータとから所定の演算を行って制
御すべき値を算出する。そしてステップ３として算出さ
れた制御データに基づいてプロセス制御のための出力処
理を行う。さらにステップ４として算出された制御デー
タを自身のデータベース部へ書き込むと共に、このプロ
セスデータをセカンダリコントローラへ伝達するために
冗長制御モジュールへの書き込みを行う。このように従
来のプライマリコントローラは、以上のような処理を所
定の周期内で実行しているため、セカンダリコントロー
ラ側へ転送すべきプロセスデータが多い場合にはデータ
の転送時間がかかり本来のプロセス制御処理に割り当て
られる実行時間が不足するという問題があった。
【０００４】
【課題を解決するための手段】このような課題を解決す
るために、本発明は、常時は処理制御の実行状態にある
第１のコントローラ及び常時は待機状態にある第２のコ
ントローラと、第１，第２のコントローラのそれぞれに
接続されこれらのコントローラにおける制御に必要なデ
ータを蓄積する第１，第２のデータベースとを備えたプ
ロセス制御装置において、第１，第２のコントローラ間
に配置され第１のデータベースへのデータ書き込み動作
を監視して書き込まれたデータを取り込む冗長制御モジ
ュールを備えたものである。また、冗長制御モジュール
に取り込まれるデータを一定周期毎に交互に格納する第
１，第２のメモリと、第１，第２のメモリに格納される
データの数をそれぞれ計数する第１，第２のカウンタと
を備えたものである。また、第１，第２のカウンタに接
続される第３のカウンタと、第３のカウンタに接続され
るラッチレジスタとを備えたものである。
るために、本発明は、常時は処理制御の実行状態にある
第１のコントローラ及び常時は待機状態にある第２のコ
ントローラと、第１，第２のコントローラのそれぞれに
接続されこれらのコントローラにおける制御に必要なデ
ータを蓄積する第１，第２のデータベースとを備えたプ
ロセス制御装置において、第１，第２のコントローラ間
に配置され第１のデータベースへのデータ書き込み動作
を監視して書き込まれたデータを取り込む冗長制御モジ
ュールを備えたものである。また、冗長制御モジュール
に取り込まれるデータを一定周期毎に交互に格納する第
１，第２のメモリと、第１，第２のメモリに格納される
データの数をそれぞれ計数する第１，第２のカウンタと
を備えたものである。また、第１，第２のカウンタに接
続される第３のカウンタと、第３のカウンタに接続され
るラッチレジスタとを備えたものである。
【０００５】
【作用】第１のコントローラによる第１のデータベース
へのデータの書き込みが冗長制御モジュールにより監視
され、この監視結果に基づくデータが第２のデータベー
スへ転送される。また、第１，第２のメモリのいずれか
一方へデータを格納しているときはいずれか他方のメモ
リからデータの読み出しが行われる。また、第３のカウ
ンタは第１，第２のカウンタのいずれか一方の計数動作
と連動して計数され、データの格納先が切り替えられた
場合は第３のカウンタの計数値がラッチレジスタに保持
される。
へのデータの書き込みが冗長制御モジュールにより監視
され、この監視結果に基づくデータが第２のデータベー
スへ転送される。また、第１，第２のメモリのいずれか
一方へデータを格納しているときはいずれか他方のメモ
リからデータの読み出しが行われる。また、第３のカウ
ンタは第１，第２のカウンタのいずれか一方の計数動作
と連動して計数され、データの格納先が切り替えられた
場合は第３のカウンタの計数値がラッチレジスタに保持
される。
【０００６】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係るプロセスコントローラの冗長方
式を適用したシステムの一実施例を示すブロック図であ
る。同図において、プライマリコントローラ１０は、Ｃ
ＰＵ１１，メモリ（データベース）１２及びバスバッフ
ァ１３から構成されると共に、セカンダリコントローラ
２０も同様に、ＣＰＵ２１，メモリ（データベース）２
２及びバスバッファ２３から構成されている。また、こ
れらのコントローラ１０，２０間には、冗長制御モジュ
ール３０が配置され、この冗長制御モジュール３０はバ
スバッファ３１，３３及びバッファＲＡＭ３２から構成
されている。なお、４０，５０はバスである。
る。図１は本発明に係るプロセスコントローラの冗長方
式を適用したシステムの一実施例を示すブロック図であ
る。同図において、プライマリコントローラ１０は、Ｃ
ＰＵ１１，メモリ（データベース）１２及びバスバッフ
ァ１３から構成されると共に、セカンダリコントローラ
２０も同様に、ＣＰＵ２１，メモリ（データベース）２
２及びバスバッファ２３から構成されている。また、こ
れらのコントローラ１０，２０間には、冗長制御モジュ
ール３０が配置され、この冗長制御モジュール３０はバ
スバッファ３１，３３及びバッファＲＡＭ３２から構成
されている。なお、４０，５０はバスである。
【０００７】そして、常時プロセス制御を周期的に実行
しているプライマリコントローラ１０内のＣＰＵ１１
は、配管中を流れている流体の現在の流量を示すデータ
を入力すると、この入力データとメモリ１２に格納され
ている過去のプロセスデータとから所定の演算を行って
新たに制御すべきプロセスデータを算出し、これに基づ
いた出力制御処理を実行すると共に、算出されたプロセ
スデータをメモリ１２へ書き込む。
しているプライマリコントローラ１０内のＣＰＵ１１
は、配管中を流れている流体の現在の流量を示すデータ
を入力すると、この入力データとメモリ１２に格納され
ている過去のプロセスデータとから所定の演算を行って
新たに制御すべきプロセスデータを算出し、これに基づ
いた出力制御処理を実行すると共に、算出されたプロセ
スデータをメモリ１２へ書き込む。
【０００８】一方、冗長制御モジュール３０内のバスバ
ッファ３１においては、ＣＰＵ１１のメモリ１２に対す
るプロセスデータ書き込み動作をバスバッファ１３を介
して常時監視しており、メモリ１２に書き込まれたデー
タのアドレスが予め割り当てられたバスバッファ３１の
アドレス領域に該当する場合は、ＣＰＵ１１のメモリ１
２への書き込み動作と同時にこのプロセスデータをバス
バッファ３１を介してバッファＲＡＭ３２へ書き込む。
その後、常時待機状態にあるセカンダリコントローラ２
０内のＣＰＵ２１は、バッファＲＡＭ３２に書き込まれ
たプロセスデータをバスバッファ３３，２３を介して読
みだしメモリ２２へ取り込む。なお、この場合冗長制御
モジュール３０に対するデータの書き込み・読みだしの
アクセスは、相互に競合しないように時分割で行われ
る。
ッファ３１においては、ＣＰＵ１１のメモリ１２に対す
るプロセスデータ書き込み動作をバスバッファ１３を介
して常時監視しており、メモリ１２に書き込まれたデー
タのアドレスが予め割り当てられたバスバッファ３１の
アドレス領域に該当する場合は、ＣＰＵ１１のメモリ１
２への書き込み動作と同時にこのプロセスデータをバス
バッファ３１を介してバッファＲＡＭ３２へ書き込む。
その後、常時待機状態にあるセカンダリコントローラ２
０内のＣＰＵ２１は、バッファＲＡＭ３２に書き込まれ
たプロセスデータをバスバッファ３３，２３を介して読
みだしメモリ２２へ取り込む。なお、この場合冗長制御
モジュール３０に対するデータの書き込み・読みだしの
アクセスは、相互に競合しないように時分割で行われ
る。
【０００９】このように、プライマリコントローラ１０
内のＣＰＵ１１は演算結果のプロセスデータをメモリ１
２へ書き込みするだけで、このデータは自動的にセカン
ダリコントローラ２０側へ転送されるので、ＣＰＵ１１
の負荷が軽減され、したがって本来のプロセス制御処理
に十分な実行時間をＣＰＵ１１に割り当てることができ
る。
内のＣＰＵ１１は演算結果のプロセスデータをメモリ１
２へ書き込みするだけで、このデータは自動的にセカン
ダリコントローラ２０側へ転送されるので、ＣＰＵ１１
の負荷が軽減され、したがって本来のプロセス制御処理
に十分な実行時間をＣＰＵ１１に割り当てることができ
る。
【００１０】次に図２は、本発明の第２の実施例を示す
ブロック図であり、冗長制御モジュール３０の構成を二
重構成としたものである。即ち、冗長制御モジュール３
０内に同一のプロセスデータが同時に２個蓄積できるよ
うにＦＩＦＯ構成のバッファＲＡＭ３２ａ，３２ｂを設
けると共に、これらバッファＲＡＭ３２ａ，３２ｂに蓄
積されたデータの個数をそれぞれ計数するＦＩＦＯカウ
ンタ３４ａ，３４ｂを設けたものである。
ブロック図であり、冗長制御モジュール３０の構成を二
重構成としたものである。即ち、冗長制御モジュール３
０内に同一のプロセスデータが同時に２個蓄積できるよ
うにＦＩＦＯ構成のバッファＲＡＭ３２ａ，３２ｂを設
けると共に、これらバッファＲＡＭ３２ａ，３２ｂに蓄
積されたデータの個数をそれぞれ計数するＦＩＦＯカウ
ンタ３４ａ，３４ｂを設けたものである。
【００１１】そして、バッファＲＡＭ３２ａ側のパスと
バッファＲＡＭ３２ｂ側のパスとは一定周期で切り替え
られ、例えばプライマリコントローラ１０側からバスバ
ッファ３１ａを介しバッファＲＡＭ３２ａへプロセスデ
ータが書き込まれているときには、セカンダリコントロ
ーラ３０側はバスバッファ３３ｂを介してバッファＲＡ
Ｍ３２ｂからプロセスデータを読みだし、逆に、プライ
マリコントローラ１０側からバスバッファ３１ｂを介し
バッファＲＡＭ３２ｂへプロセスデータが書き込まれて
いるときには、セカンダリコントローラ３０側はバスバ
ッファ３３ａを介してバッファＲＡＭ３２ａからプロセ
スデータを読み出すようにしている。この結果、冗長制
御モジュール３０へのプロセスデータの書き込みと読み
だしが同時に実行され、プライマリコントローラ１０内
のＣＰＵ１１の処理の実行が制限されない。
バッファＲＡＭ３２ｂ側のパスとは一定周期で切り替え
られ、例えばプライマリコントローラ１０側からバスバ
ッファ３１ａを介しバッファＲＡＭ３２ａへプロセスデ
ータが書き込まれているときには、セカンダリコントロ
ーラ３０側はバスバッファ３３ｂを介してバッファＲＡ
Ｍ３２ｂからプロセスデータを読みだし、逆に、プライ
マリコントローラ１０側からバスバッファ３１ｂを介し
バッファＲＡＭ３２ｂへプロセスデータが書き込まれて
いるときには、セカンダリコントローラ３０側はバスバ
ッファ３３ａを介してバッファＲＡＭ３２ａからプロセ
スデータを読み出すようにしている。この結果、冗長制
御モジュール３０へのプロセスデータの書き込みと読み
だしが同時に実行され、プライマリコントローラ１０内
のＣＰＵ１１の処理の実行が制限されない。
【００１２】次に図３は、本発明の第３の実施例を示す
ブロック図であり、二重化された冗長制御モジュール３
０を診断できるようにしたものである。即ち冗長制御モ
ジュール３０の二重化により設けられた２組のＦＩＦＯ
カウンタ３４ａ，３４ｂを診断するために、１つの診断
用カウンタ３５とこれの内容を保持するラッチレジスタ
３６とを備えたものである。
ブロック図であり、二重化された冗長制御モジュール３
０を診断できるようにしたものである。即ち冗長制御モ
ジュール３０の二重化により設けられた２組のＦＩＦＯ
カウンタ３４ａ，３４ｂを診断するために、１つの診断
用カウンタ３５とこれの内容を保持するラッチレジスタ
３６とを備えたものである。
【００１３】そして、バッファＲＡＭ３２ａにプロセス
データが書き込まれると、これと接続されたＦＩＦＯカ
ウンタ３４ａがカウントアップし、このＦＩＦＯカウン
タ３４ａがカウントアップと同時に診断用カウンタ３５
もカウントアップする。その後、プロセスデータの書き
込み先がバッファＲＡＭ３２ｂに切り替えられると、診
断用カウンタ３５のカウント値はラッチレジスタ３６へ
保持され、診断用カウンタ３５の内容はクリアされる。
そして、クリアされた診断用カウンタ３５は、今度はバ
ッファＲＡＭ３２ｂへのプロセスデータの書き込み動作
に応じてカウントアップするＦＩＦＯカウンタ３４ｂの
動作と連動してカウントアップする。
データが書き込まれると、これと接続されたＦＩＦＯカ
ウンタ３４ａがカウントアップし、このＦＩＦＯカウン
タ３４ａがカウントアップと同時に診断用カウンタ３５
もカウントアップする。その後、プロセスデータの書き
込み先がバッファＲＡＭ３２ｂに切り替えられると、診
断用カウンタ３５のカウント値はラッチレジスタ３６へ
保持され、診断用カウンタ３５の内容はクリアされる。
そして、クリアされた診断用カウンタ３５は、今度はバ
ッファＲＡＭ３２ｂへのプロセスデータの書き込み動作
に応じてカウントアップするＦＩＦＯカウンタ３４ｂの
動作と連動してカウントアップする。
【００１４】なお、このときバッファＲＡＭ３２ａは、
セカンダリコントローラ２０の管理下におかれ、バッフ
ァＲＡＭ３２ａに接続されるＦＩＦＯカウンタ３４ａの
カウント値とラッチレジスタ３６に保持されたデータと
がセカンダリコントローラ２０により比較されて、ＦＩ
ＦＯカウンタ３４ａの正否が診断される。
セカンダリコントローラ２０の管理下におかれ、バッフ
ァＲＡＭ３２ａに接続されるＦＩＦＯカウンタ３４ａの
カウント値とラッチレジスタ３６に保持されたデータと
がセカンダリコントローラ２０により比較されて、ＦＩ
ＦＯカウンタ３４ａの正否が診断される。
【００１５】
【発明の効果】以上説明したように、本発明は、第１の
コントローラによる第１のデータベースへのデータの書
き込み動作を監視すると共にこの監視結果に基づくデー
タを第２のデータベースへ転送するようにしたので、コ
ントローラのデータ転送に要する時間が省略され本来の
プロセス制御処理に十分な時間を割り当てることができ
る。また、上記データ書き込み動作を監視する冗長制御
モジュール内に第１，第２のメモリを備え、これらのい
ずれか一方へデータを格納しているときはいずれか他方
からデータを読み出すようにしたので、データの書き込
み・読み出し動作の競合が生じない。また、第３のカウ
ンタ及びラッチレジスタを備えて上記冗長制御モジュー
ルを診断するようにしたので、安価な構成で診断が行え
る。
コントローラによる第１のデータベースへのデータの書
き込み動作を監視すると共にこの監視結果に基づくデー
タを第２のデータベースへ転送するようにしたので、コ
ントローラのデータ転送に要する時間が省略され本来の
プロセス制御処理に十分な時間を割り当てることができ
る。また、上記データ書き込み動作を監視する冗長制御
モジュール内に第１，第２のメモリを備え、これらのい
ずれか一方へデータを格納しているときはいずれか他方
からデータを読み出すようにしたので、データの書き込
み・読み出し動作の競合が生じない。また、第３のカウ
ンタ及びラッチレジスタを備えて上記冗長制御モジュー
ルを診断するようにしたので、安価な構成で診断が行え
る。
【図１】本発明に係るプロセスコントローラの冗長方式
を適用したシステムの一実施例を示すブロック図であ
る。
を適用したシステムの一実施例を示すブロック図であ
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】本発明の第３の実施例を示すブロック図であ
る。
る。
１０ プライマリコントローラ １１，２１ ＣＰＵ １２，２２ メモリ（データベース） １３，２３，３１，３１ａ，３１ｂ，３３ａ，３３ｂ
バスバッファ ３２，３２ａ，３２ｂ バッファＲＡＭ ３４ａ，３４ｂ ＦＩＦＯカウンタ ３５ 診断用カウンタ ３６ ラッチレジスタ ４０，５０ バス
バスバッファ ３２，３２ａ，３２ｂ バッファＲＡＭ ３４ａ，３４ｂ ＦＩＦＯカウンタ ３５ 診断用カウンタ ３６ ラッチレジスタ ４０，５０ バス
Claims (3)
- 【請求項１】 常時は処理制御の実行状態にある第１の
コントローラ及び常時は待機状態にある第２のコントロ
ーラと、第１，第２のコントローラのそれぞれに接続さ
れこれらのコントローラにおける制御に必要なデータを
蓄積する第１，第２のデータベースとを備えたプロセス
制御装置において、 第１，第２のコントローラ間に配置され第１のデータベ
ースへのデータ書き込み動作を監視すると共にこの監視
結果に基づくデータを取り込む冗長制御モジュールを備
え、この冗長制御モジュールに取り込まれたデータを第
２のデータベースへ転送するようにしたことを特徴とす
るプロセスコントローラの冗長方式。 - 【請求項２】 請求項１記載のプロセスコントローラの
冗長方式において、 冗長制御モジュールに取り込まれるデータを一定周期毎
に交互に格納する第１，第２のメモリと、第１，第２の
メモリに格納されるデータの数をそれぞれ計数する第
１，第２のカウンタとを備え、第１，第２のメモリのい
ずれか一方へデータを格納しているときはいずれか他方
のメモリからデータの読み出しを行うようにしたことを
特徴とするプロセスコントローラの冗長方式。 - 【請求項３】 請求項２記載のプロセスコントローラの
冗長方式において、 第１，第２のカウンタに接続される第３のカウンタと、
第３のカウンタに接続されるラッチレジスタとを備え、
第３のカウンタは第１，第２のカウンタのいずれか一方
の計数動作と連動して計数を行うと共にデータの格納先
が切り替えられた場合は第３のカウンタの計数値をラッ
チレジスタに保持するようにしたことを特徴とするプロ
セスコントローラの冗長方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319678A JPH05134889A (ja) | 1991-11-08 | 1991-11-08 | プロセスコントローラの冗長方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319678A JPH05134889A (ja) | 1991-11-08 | 1991-11-08 | プロセスコントローラの冗長方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05134889A true JPH05134889A (ja) | 1993-06-01 |
Family
ID=18112971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3319678A Pending JPH05134889A (ja) | 1991-11-08 | 1991-11-08 | プロセスコントローラの冗長方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05134889A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989004210A1 (en) * | 1987-10-30 | 1989-05-18 | Nkk Corporation | Catalyst for decomposing ammonia |
| JPH06348604A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | メモリコピー方式 |
| JP2006309637A (ja) * | 2005-05-02 | 2006-11-09 | Mitsubishi Electric Corp | 監視制御システム |
| JP2013540317A (ja) * | 2010-09-27 | 2013-10-31 | フィッシャー−ローズマウント システムズ，インコーポレイテッド | プロセス制御システムを仮想化するための方法および装置 |
-
1991
- 1991-11-08 JP JP3319678A patent/JPH05134889A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989004210A1 (en) * | 1987-10-30 | 1989-05-18 | Nkk Corporation | Catalyst for decomposing ammonia |
| JPH06348604A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | メモリコピー方式 |
| JP2006309637A (ja) * | 2005-05-02 | 2006-11-09 | Mitsubishi Electric Corp | 監視制御システム |
| JP2013540317A (ja) * | 2010-09-27 | 2013-10-31 | フィッシャー−ローズマウント システムズ，インコーポレイテッド | プロセス制御システムを仮想化するための方法および装置 |
| US11320797B2 (en) | 2010-09-27 | 2022-05-03 | Fisher-Rosemount Systems, Inc | Methods and apparatus to virtualize a process control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000550B1 (ko) | 반도체기억장치 | |
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| CN102236623A (zh) | 信号控制设备和信号控制方法 | |
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JPH05134889A (ja) | プロセスコントローラの冗長方式 | |
| JPS61217858A (ja) | デ−タ伝送装置 | |
| JPS592058B2 (ja) | 記憶装置 | |
| JPH09213072A (ja) | Ｄｒａｍリフレッシュ制御方式 | |
| JPS641809B2 (ja) | ||
| JPS60157643A (ja) | 二重化計算機 | |
| JPH1027115A (ja) | コンピュータシステムの障害情報採取回路 | |
| EP0510679A2 (en) | Fault information gathering system for peripheral controllers in a computer system | |
| JPH03137736A (ja) | マイクロプロセッサ動作トレース方式 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPS6119060B2 (ja) | ||
| JP3012402B2 (ja) | 情報処理システム | |
| JPH01188959A (ja) | 情報履歴記憶装置 | |
| JPH04165444A (ja) | 障害情報転送方式 | |
| JPH05289960A (ja) | Ｆｉｆｏメモリ装置 | |
| JPH04242850A (ja) | 障害情報転送方式 | |
| JPH01173245A (ja) | 無応答検出回路 | |
| JPS61153728A (ja) | 磁気記憶装置の高速制御方式 | |
| JPS6381547A (ja) | キヤツシユメモリアクセス方式 | |
| JPH08339342A (ja) | チャネル制御装置 |