JPH03137736A - マイクロプロセッサ動作トレース方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 マイクロプロセッサの動作をトレースするマイクロプロ
セッサ動作トレース方式に関し、キャッシュメモリを内
蔵するマイクロプロセッサの動作を外部においてトレー
ス可能とすることを目的とし、 演算実行部と内蔵キャッシュメモリを有するマイクロプ
ロセッサと主記憶装置との間が共通バスにより接続され
、かつ演算実行部が処理に必要な情報を主記憶装置より
必要の都度読出し、内蔵キャッシュメモリに記憶せしめ
て処理を行なう処理装置において、前記マイクロプロセ
ッサ内において外部よりの制御により前記内蔵キャッシ
ュメモリを非動作状態とすることが可能な内蔵キャッシ
ュメモリ非動作化手段と、前記共通バスに接続されて主
記憶装置よりマイクロプロセッサに送られる情報を記憶
し、かつマイクロプロセッサより読出すことができる外
付キャッシュメモリとを備え、内蔵キャッシュメモリ非
動作化手段により内蔵キャッシュメモリを非動作状態と
せしめて該内蔵キャッシュメモリにおける情報の書込み
／読出しを前記外付キャッシュメモリに行なわしめるこ
とにより、演算実行部の動作を前記共通バスにおいてト
レース可能とするように構成する。

〔産業上の利用分野〕

本発明は、マイクロプロセッサの動作をトレースするマ
イクロプロセッサ動作トレース方式に関する。

近年、マイクロプロセンサの処理能力向上方法の一つと
して、キャッシュメモリ（緩衝記憶装置）の導入が進ん
でおり、特にマイクロプロセッサなどにおいてキャッシ
ュメモリを内蔵させるキャッシュメモリ・システムが多
く見られる。

しかしながら、内蔵型のキャッシュメモリを存するマイ
クロプロセッサでは、処理を行なうのに必要な命令やデ
ータなどの情報を内蔵キャッシュメモリに格納し、マイ
クロプロセッサ内で演算実行部が内蔵キャッシュメモリ
との間で情報の読出し／書込みを行ないながら処理を進
めるため、外部端子などにおいてマイクロプロセッサの
動作をトレースすることが出来ないと言う問題が発生し
ている。

このため、外部でマイクロプロセッサの動作をトレース
できるマイクロプロセッサ動作トレース方式が必要とな
っている。

〔従来の技術） 第４図は従来方式による処理装置の構成図、第５図は従
来方式のフローチャートである。

以下、第５図のフローチャートを併用して第４図につい
て説明する。（）内のＦ１〜Ｆ１１は説明に８亥当する
第５図のフローチャートのステップの記号である。

従来の方式においては、演算実行部３２は先ず処理に必
要な命令及びデータを内蔵キャッシュメモリ３３より読
出し、命令は命令レジスタ３４に格納し、データは該演
算実行部３２が受信して必要な場合にデータレジスタ３
６に格納する。演算実行の際には、命令は命令解読部３
５を介し、データはデータレジスタ３６より、それぞれ
演算実行部３２に読込んで処理を行なう（Ｆｌ）。一連
の処理を終わり、次に使用する命令またはデータが必要
になると内蔵キャッシュメモリ３３より再び必要な命令
とデータを読出す（Ｆ２〜Ｆ４．Ｆｌｏ）が、内蔵キャ
ッシュメモリ３３に必要な命令またはデータが記憶され
ていない状態になると命令解読部３５及び次命令読出し
制御部３７またはデータ読出し／書込み制御部３８を介
してバスインタフェース部３９を起動し、マイクロプロ
セッサ３１の外部の主記憶装置４１より必要な命令また
はデータを内蔵キャッシュメモリ３３に読み込み、前記
と同様に処理を行なう　（Ｆ５〜Ｆｉｌ）。この場合、
内蔵キャッシュメモリ３３に格納する必要がない命令ま
たはデータは直接命令レジスタまたは演算実行部へ入力
する（Ｆ８→Ｆｉｌ）。

以上説明したように、演算実行部３２は内蔵キャッシュ
メモリ３３に命令とデータが記憶されていればその命令
／データを使用して処理を行ない、処理結果を内蔵キャ
ッシュメモリ３３に書込んでいる。

内蔵キャッシュメモリ３３に必要な情報が記憶されてい
ない状、態になると、外部より読出す命令が出されるの
で命令解読部３５を介して外部の主記憶装置４１より情
報を読出す。この場合、内蔵キャッシュメモリからの命
令／データの読出し／書込みが極めて速いのに対し、主
記憶装置４１からの読出し／書込みは共通バスの待ち合
わせなども含めてはるかに遅くなっているが、処理の大
部分が演算実行部３２と内蔵キャッシュメモリ３３の間
で情報を授受しながら進められるため、全体としての処
理は高速で行なわれる。

一方、システム設計時にはデバッグ過程においてマイク
ロプロセッサの動作をトレースする必要が生ずるが、第
４図よりも前のタイプのマイクロプロセッサ・システム
ではマイクロプロセッサ内には極めて小容量のメモリし
か内蔵されていないため、マイクロプロセッサは殆どの
処理において外部に置かれているメモリ装置との間で命
令及びデータの読出し／書込みを行なっていた。このた
め、マイクロプロセッサと外部のメモリ装置との間のバ
ス部分にトレーサを接続して情報の授受を監視すればマ
イクロプロセッサの動作をトレースすることができた。

しかし、ＶＬＳ　Ｉ化などによりマイクロプロセッサ内
部に大容量のキャッシュメモリが第４図のように内蔵さ
れるようになるに伴い、演算実行部の処理の大部分が前
記の如く内蔵キャッシュメモリと情報の読出し／書込み
を行なうことにより進められるため、例えば第４図に示
すように共通バス４０にトレーサ４２を接続しても演算
実行部３２の処理状況の大部分はトレースすることがで
きないという状態になってきた。

−Ｆ記の問題の対策として、内蔵キャッシュメモリ３２
を非動作化し、すべての命令／データを外部の主記憶装
置４１より続出して処理を行なわせる方法が考えられる
が、内蔵キャッシュメモリ３３よりの読出速度と外部の
主記憶装置４１よりの読出速度が大きく異なるため、主
記憶装置４１を使用して処理を行なう場合の動作は内蔵
キャッシュメモリ３３を使用したときの動作と異なるも
のとなり、この方法によっても実態を把握することはで
きなかった。

［発明が解決しようとする課題］ 以上の如く、従来のマイクロプロセッサ動作トレース方
式ではキャッシュメモリを内蔵するマイクロプロセッサ
の動作をトレースすることができないと言う問題を生じ
ていた。

本発明は、キャッシュメモリを内蔵するマイクロプロセ
ッサの動作を外部においてトレース可能とすることを目
的とする。

〔課題を解決するための手段ｊ 第１図は本発明の原理説明図である。

図中、１はマイクロプロセッサ、２はマイクロプロセン
サ内の演算実行部で、マイクロプロセッサ１において各
種の処理を行なう主体となる部分、３は内蔵キャッシュ
メモリで、マイクロプロセッサ１に内蔵されて外部の主
記憶装置などのメモリからマイクロプロセッサ内で処理
を行なうのに必要な命令／データを受信して格納し、必
要の都度演算実行部より読出されるもの、４は主記憶装
置で前記マイクロプロセンサｌの外部に置かれマイクロ
プロセンサｌが処理を行うのに必要なプログラムの命令
及びデータを記憶する装置、５は共通ハスで、マイクロ
プロセッサ１と主記憶装置４及びその他の図示省略され
ている装置との間で共通に使用される情報線、６は内蔵
キャッシュメモリ非動作化手段で、外部より命令を入力
することによりマイクロプロセンサ１内の内蔵キャッシ
ュメモリ３を動作させないようにする手段、７は外付キ
ャンシュメモリで共通バス５に接続され、マイクロプロ
セッサｌが主記憶装置４より読出す命令及びデータを記
憶し、またマイクロプロセッサｌが主記憶装置４に読出
しを要求した命令及びデータを記憶している場合にはマ
イクロプロセッサ１に対して該命令及びデータを読出さ
せることが可能なもの、８はトレーサで演算実行部２の
処理状況をトレースするための機器で例えばロジック・
アナライザの如きものである。

［作　用］ 第１図において、マイクロプロセッサ１の演算実行部２
は処理に必要な命令及びデータを内蔵キャッシュメモリ
３より読出して処理を行ない、連の処理を終わる都度、
次に使用する命令またはデータを内蔵キャッシュメモリ
３より読出している。内蔵キャッシュメモリ３に必要な
命令またはデータが記憶されていない状態になると、演
算実行部２はマイクロプロセンサ１の外部の主記憶装置
４より共通バス５を通して必要な命令またはデータを内
蔵キャックユメモリ３に読み込み、前記と同様に処理を
行なう。

上記の状態において、演算実行部２の処理状況をトレー
スするために共通バス５にトレーサ８を接続しても、演
算実行部２と内蔵キャッシュメモリ３の間で命令及びデ
ータを授受しつつ処理している状況はトレースできない
ので、トレースを行なう場合、外付キャッシュメモリ７
を共通バス５に接続したうえ、外部より内蔵キャッシュ
メモリ非動作化手段６を動かす命令を入力する。該命令
の入力により、内蔵キャッシュメモリ３は書込みも続出
しも行なわなくなるため、演算実行部２は命令およデー
タが必要になる都度、外部の主記憶装置４に該命令及び
データを読出す要求を発する。

外付キャッシュメモリ７は共通バス上を通る情報はすべ
て取り込み、かつ演算実行部２の主記憶装置４に対する
命令によって動作するような機能をもっているため、主
記憶装置４より読出された命令及びデータはすべて外付
キャッシュメモリ７に記憶され、かつ演算実行部２が要
求している命令及びデータを記憶している場合には該命
令及びデータを演算実行部２に対して送出する。この場
合の外付キャッシュメモリ７よりの読出し速度は主記憶
装置４の読出し速度よりもはるかに速く、内蔵キャッシ
ュメモリ３と殆ど等しい速度であるため、共通バス５上
に接続したトレーサ８で共通バス５上を通る情報を観測
すれば演算実行部２と内蔵キャッシュメモリ３との間で
行なわれる情報授受と殆ど同一状態がトレースできる。

〔実施例〕

第２図は本発明の一実施例の構成図、第３図は本発明の
フローチャートである。

第２図において１１はマイクロプロセンサ、１２は演算
実行部、１３は内蔵キャッシュメモリ、１４は命令レジ
スタ、１５は命令解読部、１６はデータレジスタ、１７
は次命令読出し制御部、１８はデータ読出し／書込み制
御部、１９はバスインクフェース部、２０はキャッシュ
メモリ制御部、２１は共通バス、２２は主記憶装置、２
３は外付キャッシュメモリ、２４はトレーサである。

以下、第３図のフローチャートを併用して第２図につい
て説明する。（）内の３１〜Ｓｌｌは説明に８亥当する
第３図のフローチャートのステップの記号である。

第２図において、通常は演算実行部１２は処理に必要な
命令及びデータを内蔵キャッシュメモリ１３より読出し
、命令レジスタ１４、命令解読部１５、データレジスタ
１６などを介して演算を実行している。

一連の処理を終わり、次に使用する命令またはデータが
必要になると内蔵キャッシュメモリ１３より再び必要な
命令とデータを読出すが、内蔵キャッシュメモリ１３に
必要な命令またはデータが記憶されていない状態になる
と命令解読部１５がこれを判断して次命令読出し制御部
１７またはデータ読出し／書込み制御部１８よりバスイ
ンタフェース部１９を起動し、マイクロプロセッサ１１
の外部の主記憶装置２２より必要な命令またはデータを
内蔵キャッシュメモ１月３に読み込み、前記と同様に処
理を行なう。

この状態においてマイクロプロセッサ１１の処理状況を
トレースするために共通バス２１にトレーサ２４を接続
しても大部分の情報授受がマイクロプロセッサ１１内部
の演算実行部１２と内蔵キャッシュメモリ１３の間で行
なわれているためトレーサ２４では把握することができ
ない。

上記の状態において外部より内蔵キャッシュメモリ１３
を非動作化する命令、即ち、書込み及び続出しを行なわ
せない命令を入力する（第２図では図示省略）と該命令
をキャッシュメモリ制御部２０が受信して内蔵キャッシ
ュメモリ１３に対して書込み及び読出しを停止せしめる
命令を送る（Ｓｌ、Ｓ２）。

この時点より演算実行部１２は演算実行に必要な命令及
びデータをすべて外部に対して要求するようになる。即
ち、次命令／データの読出し要求が発生したとき、内蔵
キャッシュメモリが動作中でないため、バスインタフェ
ース回路を起動して外部へ命令／データの読出しを要求
する（Ｓ３〜Ｓ６）。

外部への要求は本来外部の主記憶装置２２に対するもの
であるが、外付キャッシュメモリ２３が接続されている
ため、次のような動作となる。

外付キャッシュメモリ２３は共通バス２１上を通る情報
はすべて取り込み、かつ演算実行部１２の主記憶装置２
２に対する命令によって動作するような機能をもってい
るため、主記憶装置２２より読出された命令及びデータ
をすべて記憶し、かつ演算実行部１２が要求している命
令及びデータを記憶している場合には該命令及びデータ
を演算実行部１２に対して送出する　（Ｓ７→Ｓ１０．
５１１）。外付キャッシュメモリ２３が必要な命令／デ
ータを格納していない場合は更に外部の主記憶装置２２
より必要な命令／データを読出して外付キャンシュメモ
リ２３に記憶させたのち、演算実行部】２に入力する（
Ｓ８〜５１１）。

なお、以上における外付キャッシュメモリ２３よりの読
出し速度は前記の如く内蔵キャッシュメモ１月３の読出
し速度と殆ど等しいが、バス・アクセスのシーケンスが
加わる分、応答速度は遅くなる。

しかし、外付キャッシュメモリ２３は必要に応じて内蔵
キャッシュメモ１月３よりも大容量とし、最大アドレス
空間まで拡大できるため、実際の処理能力は内蔵キャン
シュメモリ１３による処理能力と匹敵するものとするこ
とができる。このため、共通バス２Ｌヒに接続したトレ
ーサ２４では演算実行部１２と内蔵キャッシュメモリ１
３との間で行なわれる情報授受と殆ど同一状態で、かつ
処理能力を低下せしめずにトレースができる。

〔発明の効果〕

以上説明したように、本発明においては内蔵キャッシュ
メモリを有するマイクロプロセッサの演算実行状況をマ
イクロプロセッサの外部に接続したトレーサによって、
内蔵キャッシュメモリを使用しているときより処理能力
を落とすことなくトレースすることが可能となり、かか
るマイクロプロセンサ・システムの設計効率の向上に資
するところが大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
構成図、第３図は本発明のフローチャート、第４図は従
来方式の構成図、第５図は従来方式のフローチャートで
ある。 図中、 １−ｍ−・ ７−ｍ−・−−−−・ である。 ・・マイクロプロセッサ −演算実行部 内蔵キャッシュメモリ 主記憶装置 共通バス ・−内蔵キャッシュメモリ非動作化 手段 外付キャッシュメモリ トレーサ

Claims (1)

1. 【特許請求の範囲】 演算実行部（２）と内蔵キャッシュメモリ（３）を有す
   るマイクロプロセッサ（１）と主記憶装置（４）との間
   が共通バス（５）により接続され、かつ演算実行部（２
   ）が処理に必要な情報を主記憶装置（４）より必要の都
   度読出し、内蔵キャッシュメモリ（３）に記憶せしめて
   処理を行なう処理装置において、 前記マイクロプロセッサ（１）内において外部よりの制
   御により前記内蔵キャッシュメモリ（３）を非動作状態
   とすることが可能な内蔵キャッシュメモリ非動作化手段
   （６）と、前記共通バス（５）に接続されて主記憶装置
   よりマイクロプロセッサ（１）に送られる情報を記憶し
   、かつマイクロプロセッサ（１）より読出すことができ
   る外付キャッシュメモリ（７）とを備え、 内蔵キャッシュメモリ非動作化手段（６）により内蔵キ
   ャッシュメモリ（３）を非動作状態とせしめて該内蔵キ
   ャッシュメモリにおける情報の書込み／読出しを前記外
   付キャッシュメモリ（７）に行なわしめることにより、
   演算実行部（２）の動作を前記共通バス（５）において
   トレース可能としたことを特徴とするマイクロプロセッ
   サ動作トレース方式。