JPH04264632A - 並列演算処理装置の実行トレース方式 - Google Patents
並列演算処理装置の実行トレース方式Info
- Publication number
- JPH04264632A JPH04264632A JP3024414A JP2441491A JPH04264632A JP H04264632 A JPH04264632 A JP H04264632A JP 3024414 A JP3024414 A JP 3024414A JP 2441491 A JP2441491 A JP 2441491A JP H04264632 A JPH04264632 A JP H04264632A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- parallel
- speed
- capacity
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、演算処理を並列に処理
する並列演算処理装置の実行トレース方式に関する。
する並列演算処理装置の実行トレース方式に関する。
【０００３】
【従来の技術】従来、演算処理装置においては、逐次処
理を行なっていたため、演算実行のトレースも演算実行
と同時に逐次行なっていた。複数の演算手段を並列に動
作させて演算を行なう並列演算処理装置について逐次処
理におけるトレース方式を用いてトレースを実行する場
合、演算手段毎にトレースを保存する大容量の記憶部を
備える必要がある。
理を行なっていたため、演算実行のトレースも演算実行
と同時に逐次行なっていた。複数の演算手段を並列に動
作させて演算を行なう並列演算処理装置について逐次処
理におけるトレース方式を用いてトレースを実行する場
合、演算手段毎にトレースを保存する大容量の記憶部を
備える必要がある。
【０００４】
【発明が解決しようとする課題】上述した従来の逐次処
理でのトレース方式を並列演算処理装置のトレースに適
用すると、並列に動作する演算手段の各々にトレース保
存用の高速大容量の記憶部を必要とするといった問題が
あった。ところで、通常動作時の実行トレースはハード
ウェアの動作を解析するために行なわれることが多く大
容量のトレースを必要としない。また、ソフトウェアの
動作解析の場合は、大容量のトレースを必要とするが、
ほとんどの場合デバッグ時に実行されるだけである。
理でのトレース方式を並列演算処理装置のトレースに適
用すると、並列に動作する演算手段の各々にトレース保
存用の高速大容量の記憶部を必要とするといった問題が
あった。ところで、通常動作時の実行トレースはハード
ウェアの動作を解析するために行なわれることが多く大
容量のトレースを必要としない。また、ソフトウェアの
動作解析の場合は、大容量のトレースを必要とするが、
ほとんどの場合デバッグ時に実行されるだけである。
【０００５】本発明は、このような従来の欠点を除去す
るためになされたもので、並列演算処置装置のトレース
を各演算手段毎に高速大容量の記憶部を使用しないで実
現する実行トレース方式を提供することを目的とする。
るためになされたもので、並列演算処置装置のトレース
を各演算手段毎に高速大容量の記憶部を使用しないで実
現する実行トレース方式を提供することを目的とする。
【０００６】［発明の構成］
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、複数の演算手段を備え、該演算手段を並列
に同時動作させることにより高速に演算処理を行なう並
列演算処理装置において、並列に動作する前記演算手段
がどのような処理を実行しているかをトレースし保存す
るための高速小容量な記憶部と低速大容量な記憶部を有
し、演算と同時に前記高速小容量記憶部にトレースを保
存し、該高速小容量記憶部が一杯になった際に演算実行
を停止し、前記低速大容量記憶部に転送する転送手段を
有することにより、演算実行のトレースを保存すること
を特徴とする。
に本発明は、複数の演算手段を備え、該演算手段を並列
に同時動作させることにより高速に演算処理を行なう並
列演算処理装置において、並列に動作する前記演算手段
がどのような処理を実行しているかをトレースし保存す
るための高速小容量な記憶部と低速大容量な記憶部を有
し、演算と同時に前記高速小容量記憶部にトレースを保
存し、該高速小容量記憶部が一杯になった際に演算実行
を停止し、前記低速大容量記憶部に転送する転送手段を
有することにより、演算実行のトレースを保存すること
を特徴とする。
【０００８】
【作用】本発明は、通常の動作モードでは、高速小容量
記憶部を使用し、常に演算と同期して各演算手段でそれ
ぞれデータを格納する。デバッグモードでは、各演算手
段は通常の動作モードと同様に演算実行時に高速小容量
記憶部にトレースデータを格納する。この時、高速小容
量記憶部が一杯になると、実行を中断して各演算手段の
トレースデータ読み出し、低速大容量記憶部に格納する
。
記憶部を使用し、常に演算と同期して各演算手段でそれ
ぞれデータを格納する。デバッグモードでは、各演算手
段は通常の動作モードと同様に演算実行時に高速小容量
記憶部にトレースデータを格納する。この時、高速小容
量記憶部が一杯になると、実行を中断して各演算手段の
トレースデータ読み出し、低速大容量記憶部に格納する
。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図１は本発明の一実施例を示すブロ
ック図である。１，２，３はそれぞれ並列に動作可能な
演算手段、４は演算手段１，２，３内部の演算実行部、
５は演算手段１，２，３の起動データ、６，７は演算手
段１，２，３の入力データ、８は演算結果データ、９は
高速小容量のトレース格納用記憶部、１０はトレース格
納用記憶部高速小容量トレース格納用記憶部９から読み
出されたトレースデータ、１１は各演算手段１，２，３
のトレースデータのセレクタ、１２は低速大容量のトレ
ース格納用記憶部、１３はトレース格納用記憶部高速小
容量トレース格納用記憶部９が一杯になったことを通知
する信号、１４は大容量のトレースを保存するデバッグ
モードを示すフリップフロップ、１５はデバッグモード
でない時に信号１３をマスクするゲート、１６は命令制
御部である。
て詳細に説明する。図１は本発明の一実施例を示すブロ
ック図である。１，２，３はそれぞれ並列に動作可能な
演算手段、４は演算手段１，２，３内部の演算実行部、
５は演算手段１，２，３の起動データ、６，７は演算手
段１，２，３の入力データ、８は演算結果データ、９は
高速小容量のトレース格納用記憶部、１０はトレース格
納用記憶部高速小容量トレース格納用記憶部９から読み
出されたトレースデータ、１１は各演算手段１，２，３
のトレースデータのセレクタ、１２は低速大容量のトレ
ース格納用記憶部、１３はトレース格納用記憶部高速小
容量トレース格納用記憶部９が一杯になったことを通知
する信号、１４は大容量のトレースを保存するデバッグ
モードを示すフリップフロップ、１５はデバッグモード
でない時に信号１３をマスクするゲート、１６は命令制
御部である。
【００１０】次に、図１に示した並列演算処理装置の動
作を説明する。まず、並列に動作する演算手段１，２，
３は起動データ５により起動され、入力データ６，７と
演算結果データ８を生成する。この演算と同時に起動デ
ータ５、入力データ６，７、演算結果データ８を高速小
容量トレース格納用記憶部９に格納する。
作を説明する。まず、並列に動作する演算手段１，２，
３は起動データ５により起動され、入力データ６，７と
演算結果データ８を生成する。この演算と同時に起動デ
ータ５、入力データ６，７、演算結果データ８を高速小
容量トレース格納用記憶部９に格納する。
【００１１】通常の動作モードでは、高速小容量トレー
ス格納用記憶部９をサイクリックに使用し、常に演算と
同期して各演算手段１，２，３でそれぞれデータを格納
していく。トレースデータとしては高速小容量トレース
格納用記憶部９に格納される小容量データのみが有効と
なる。
ス格納用記憶部９をサイクリックに使用し、常に演算と
同期して各演算手段１，２，３でそれぞれデータを格納
していく。トレースデータとしては高速小容量トレース
格納用記憶部９に格納される小容量データのみが有効と
なる。
【００１２】デバッグモードでは、命令制御部１６がデ
バッグモードであることを示すフリップフロップ１４を
セットする。各演算手段１，２，３は通常の動作モード
と同様に演算実行時に高速小容量トレース格納用記憶部
９にデータを格納する。この時、次々にデータを格納し
ていくが、高速小容量トレース格納用記憶部９を使い切
ると信号１３が真になる。この信号１３がゲート１５に
入力されるが、フリップフロップ１４がデバッグモード
時には真にセットされているので、ゲート１５をスルー
して命令制御部１６に入力される。
バッグモードであることを示すフリップフロップ１４を
セットする。各演算手段１，２，３は通常の動作モード
と同様に演算実行時に高速小容量トレース格納用記憶部
９にデータを格納する。この時、次々にデータを格納し
ていくが、高速小容量トレース格納用記憶部９を使い切
ると信号１３が真になる。この信号１３がゲート１５に
入力されるが、フリップフロップ１４がデバッグモード
時には真にセットされているので、ゲート１５をスルー
して命令制御部１６に入力される。
【００１３】命令制御部１６はこの信号１３が入力され
ると、命令実行を中断して各演算手段１，２，３のトレ
ースデータ１０をセレクタ１１により順に読み出しを行
ない、低速大容量トレース格納用記憶部１２に格納する
。この時点では演算は停止しているので、低速の記憶部
であっても問題はない。低速大容量トレース格納用記憶
部１２はアドレスをサイクリックに使用するため、トレ
ースデータとしては低速大容量トレース格納用記憶部１
２に格納可能な量が有効となる。この場合、演算が停止
しているため全体からみた性能はダウンするが、デバッ
グ時等にのみ使用するため問題とはならない。性能が問
題となる通常動作時は、信号１３はフリップフロップ１
４が偽であるため、ゲート１５でマスクされ命令制御部
１６には通知されないので性能が低下することはない。
ると、命令実行を中断して各演算手段１，２，３のトレ
ースデータ１０をセレクタ１１により順に読み出しを行
ない、低速大容量トレース格納用記憶部１２に格納する
。この時点では演算は停止しているので、低速の記憶部
であっても問題はない。低速大容量トレース格納用記憶
部１２はアドレスをサイクリックに使用するため、トレ
ースデータとしては低速大容量トレース格納用記憶部１
２に格納可能な量が有効となる。この場合、演算が停止
しているため全体からみた性能はダウンするが、デバッ
グ時等にのみ使用するため問題とはならない。性能が問
題となる通常動作時は、信号１３はフリップフロップ１
４が偽であるため、ゲート１５でマスクされ命令制御部
１６には通知されないので性能が低下することはない。
【００１４】
【発明の効果】以上説明したように本発明の並列演算処
理装置の実行トレース方式によれば、通常動作時は高速
小容量の記憶部を用いてトレースを保存し、デバッグ等
の時のみ低速大容量の記憶部にトレースを保存するので
、各演算手段毎に大容量の記憶部を設ける必要がなくな
る。
理装置の実行トレース方式によれば、通常動作時は高速
小容量の記憶部を用いてトレースを保存し、デバッグ等
の時のみ低速大容量の記憶部にトレースを保存するので
、各演算手段毎に大容量の記憶部を設ける必要がなくな
る。
【図１】本発明の一実施例による並列演算処理装置の構
成を示すブロック図である。
成を示すブロック図である。
１，２，３…演算手段
４ …演算実行部
５ …起動データ
６，７…入力データ
８ …演算結果データ
９ …高速小容量トレース格納用記憶部１０…トレー
スデータ １１…セレクタ １２…低速大容量トレース格納用記憶部１３…信号 １４…フリップフロップ １５…ゲート１５ １６…命令制御部
スデータ １１…セレクタ １２…低速大容量トレース格納用記憶部１３…信号 １４…フリップフロップ １５…ゲート１５ １６…命令制御部
Claims (1)
- 【請求項１】 複数の演算手段を備え、該演算手段を
並列に同時動作させることにより高速に演算処理を行な
う並列演算処理装置において、並列に動作する前記演算
手段がどのような処理を実行しているかをトレースし保
存するための高速小容量な記憶部と低速大容量な記憶部
を有し、演算と同時に前記高速小容量記憶部にトレース
を保存し、該高速小容量記憶部が一杯になった際に演算
実行を停止し、前記低速大容量記憶部に転送する転送手
段を有することにより、演算実行のトレースを保存する
ことを特徴とする並列演算処理装置の実行トレース方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024414A JPH04264632A (ja) | 1991-02-19 | 1991-02-19 | 並列演算処理装置の実行トレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024414A JPH04264632A (ja) | 1991-02-19 | 1991-02-19 | 並列演算処理装置の実行トレース方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264632A true JPH04264632A (ja) | 1992-09-21 |
Family
ID=12137501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3024414A Withdrawn JPH04264632A (ja) | 1991-02-19 | 1991-02-19 | 並列演算処理装置の実行トレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07160543A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 履歴情報記憶方式 |
-
1991
- 1991-02-19 JP JP3024414A patent/JPH04264632A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07160543A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 履歴情報記憶方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04264632A (ja) | 並列演算処理装置の実行トレース方式 | |
| JPH03137736A (ja) | マイクロプロセッサ動作トレース方式 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| JPS62119663A (ja) | 情報処理装置 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPS6020275A (ja) | マルチプロセサの簡易プログラミングシステム | |
| JPH02110744A (ja) | 情報処理装置 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPS609294B2 (ja) | 電子計算機におけるトレ−ス方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JP2000122882A (ja) | マルチスレッドプロセッサおよびデバッグ装置 | |
| JPH02128243A (ja) | 並列計算機のｃｐｕヒストリ回路 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS6148050A (ja) | 制御プログラムのモニタ回路 | |
| JPS6349946A (ja) | 演算処理装置 | |
| JPH01319854A (ja) | 疎結合マルチプロセッサ試験方式 | |
| JPS62239242A (ja) | デバツク装置 | |
| JPS61269746A (ja) | 情報処理装置 | |
| JPH05204710A (ja) | イベントトレース装置 | |
| JPH05108550A (ja) | 中央処理装置 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 | |
| JPS61290546A (ja) | マイクロプログラム制御装置のトレ−ス方式 | |
| JPH07117914B2 (ja) | データ処理装置 | |
| JPH04148339A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |