JPS6020275A - マルチプロセサの簡易プログラミングシステム - Google Patents

マルチプロセサの簡易プログラミングシステム

Info

Publication number
JPS6020275A
JPS6020275A JP12797083A JP12797083A JPS6020275A JP S6020275 A JPS6020275 A JP S6020275A JP 12797083 A JP12797083 A JP 12797083A JP 12797083 A JP12797083 A JP 12797083A JP S6020275 A JPS6020275 A JP S6020275A
Authority
JP
Japan
Prior art keywords
processor
package
memory
control processor
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12797083A
Other languages
English (en)
Inventor
Takehiko Nishida
健彦 西田
Kunio Yamanaka
邦夫 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12797083A priority Critical patent/JPS6020275A/ja
Publication of JPS6020275A publication Critical patent/JPS6020275A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Control By Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 最近データ処理7ステムにおけるソフトウェアの生産性
向上が非常に重装になってきて2v1機械語(又はアセ
ンブラ)レベルよりは生産性の高い高級言語(フォート
ラン等)ヲ、又、高vi=飴よりは更に、生産性の高い
簡易言語がより好1れるようになってきた。簡易言語の
一つとして第1図に示すようなパッケージフロ一式簡易
言語がおりメーカによって1ちまちの名称で呼ばれてい
る。
この簡易言語は、高級言語のような文(又はステートメ
ント)の縦列のかわりに、らるまとまった機能をサフル
ーテン化し、これをパッケージで代表させて、これらパ
ッケージの接続図をディスプレイに入力するだけでプロ
グラミングができることを特徴としている。本発明は、
複数のプロセサから構成されるマルチプロセサ上で実行
されるフ゛ロダラムをこのパッケージフロ一式簡易言語
により作成する方式に係る。
従来、この柚の簡易言語によるプログラミングは唯一の
プロセサによる実行を前提としていた。
即ち、第2図に示すように、ディスプレイ上でパッケー
ジフロー図をキーボードから入力すると、逐次、中間言
語列に翻訳される。この翻訳を行なうトランスレータの
処理フロー図は編3図のようになり、ループを繰返えす
ことにより、中間言語列が生成される。この中間言語列
はパンケージ番号の列と考えてよく、実行時にインタプ
リタは中間言語列を先頭から読み取ってゆき、別に処理
装置のメモリ内に設けである各パンケージ毎の情報テー
ブルを参照することにより、対応するパッケージサブル
ーチンの先頭アドレスをプログラムカウンタにセットす
る。その後、本サブルーチンは実行され、終了するか、
一旦、入出力機器の終了待ち状態になると、次に実行す
べきパッケージを中間言語列の先頭から読んで来てこれ
を繰返えす。この処理フローは第4図に示され、又プロ
セサのメモリ内のパッケージ情報テーブル群及びバラケ
ージサラルーテン群は第5図に示されている。このよう
に、全ての実行サブルーチン及び中間言語列は共に1つ
のプロセサのメモリ内に共存し、1つのプロ七すで実行
される。しかし、マイクロプロセサの価格低減により、
価格的にマルチマイクロプロセサを構成することがたや
すくなり、又これにつれてユーザのニーズもより向処理
性能を安来するようになってきた。これにつれてパッケ
ージ70一式+11易言語における各パッケージが互い
に異なるプロセサで実行できるようなプログラミング方
式が要求される。
〔発明の目的〕
本発明の目的は、第6図に示すように、マルチプロセサ
で構成される処理装置上で実行される70グラムをパン
ケージフロ一式簡易言語により生成する場合に、各パッ
ケージがそれぞれ異なるプロセサのメモリに格納され、
そのプロセサ上で実行できるようにするマルチプロセサ
の簡易ブロクラミングシステムを提供するにある。
〔発明の概要〕
本発明の要点は、第7図のように制f卸グロセウ内のメ
モリに格納される各パッケージ情報テーブルにそのパッ
ケージが実行されるプロセサ番号を格納する工IJアを
設け、次に第8図のように各プロセサのメモリにプロセ
サで実行されるべきパッケージ群を制御プロセッサのメ
モリから転送する手段、各プロセサの各パッケージを制
御プロセサから起動・停止する手段、及び各プロセサの
個々のパッケージの実行終了又は実行中ある特定の事象
が起きたときそれを制御プロセサに知らせる手段を設け
たことにある。
〔発明の実施例〕
本発明のl実施例を第9図を用いて説明する。
対象とするマルチプロセサは制御フーロセサ5及びこれ
と共通バスを径由して接続される画像処理プロセサ7、
ロボットプロセサ8その他のプロセサから構成される。
画像処理プロセサ7、ロボットプロセサ8、その他のプ
ロセサは作業プロセサに相当し、各々の作業プロセサは
専用のメモlJ9゜lOをもっている。制御プロセサ5
も専用のメモリ6を持ち、これらのメモリ間のデータ及
びプログラム転送は共通バス14を経由して行なうこと
ができる。又、各作業プロセサは各々の割込要求線11
を用いて制御プロセサ5に対して割込みをかけることが
できる。制御プロ七すのメモリ6内にはパッケージ情報
テーブル群15、中間訂胎列2、及び、中間言語列2を
実行させるだめのインタプリタが格納される。又、各パ
ッケージ情報テーブルの先頭にはパンケージが実行され
るべき作業プロセサの番号を格納するエリアが設けられ
る。
又、各作業プロセサのメモリ内には、画像処理プロセサ
を例にとると、そのプロセサで実行される全てのバラケ
ージサラルーテン群4、パッケージ起動を指示するため
のパッケージ起動キュー3、及び割込みをかけたときの
割込み要因を制御プロセサに知らせるための割込み要因
エリア15が格納される。又、本実施例では、テレビカ
メ212、ロボット13がそれぞれ画像処理プロセサ、
ロボット10セサに接続されている。
次に、本構成の動作を説明する。まず、前提粂件として
全てのパッケージ情報テーブル及びパッケージサブルー
チンが制御プロセサ内のメモリ又は補助記憶に格納され
ているものとする。例えば第6図に示すようなパッケー
ジフローブロク゛ラムをディスプレイ上に書くとトラン
スレータにょジ中間言語列に変換されると同時に使用さ
れるパッケージサブルーチンは第10図(a)、 (b
)、 (c)に示すように各々のプロセサ用に分割して
ファイルされる。その後、制御プロセサのメモリから共
通バス経由でファイル1は画像処理プロセサのメモリ9
に、ファイル2は演算処理プロセサのメモリへ、又ファ
イル3はロボットプロセサのメモリ10へ転送される。
このファイル分割は、トランスレータがパッケージ情報
テーブルの各パッケージのプロセサ番号を参照すること
により行なわれる。その陵、中間言語列が制[1プロセ
サのメモリ内でインタプリタにより実行されるが、この
ときは、捷す、中間言語列から次に実行すべきパッケー
ジ番号を知りその次にパッケージ情報テーブルからプロ
セサ番号を知り、次に該当するプロセサのパッケージ超
動キュー内に実行すべきパッケージ番号を登録する。こ
れによりある作業プロセサでのあるパッケージサブルー
チンの起動が行なわれる。次に、パッケージサブルーチ
ンの実行が終了したときは、割込み要因格納エリアにパ
ッケージ番号を格納した後に割込要求線11を用いて制
御プロセサに対して割込みをかける。制御プロセサは割
込み解読で割込み要因エリアの内容を読み、パッケージ
の実行終了を知ると次のパッケージの該当するプロセサ
上での実行の起動処理に移る。これを繰返えすことによ
り、パッケージフロー図で書いたプログラムが実行され
る。同、第6図に示すようなパッケージフローが並列に
いくつもある場会は、マルチプログラミングが可能であ
り、マルチプロセサの並列処理の効果が十分にでる、 〔発明の効果〕 本発明によれば、各々専用のプロセサを必侠とするよう
な処理の組合せからなるプログラムを組むのにも、パッ
ケージフロー図的な手法が利用でき、ソフトウェアの生
産性が向上する。
【図面の簡単な説明】
第1図は従来のパッケージフロー図間易プログラミング
システム図、第2図はプログラミングから実行までの従
来例の説明図、第3図はトランスレータの処理フロー図
、@4図はインタプリタの処理フロー図、第5図は制御
プロセサのメモリ内のパッケージ情報テーブル群、パッ
ケージサブルーチン群の説明図、第6図は本発明のパッ
ケージフロープログラム図、第7図は本発明によるパッ
ケージ情報テーブルの構成図、第8図は従来のマルチプ
ロセサの説明図、第9図は本発明の1実施例の説明図、
第10図は本発明に使用するファイル分割の説明図であ
る。 1・・・プロセサ番号格納エリア、5・・・制のプロセ
サ、7.8・・・作業プロセサ、15・・・パッケージ
情報テーブル。 代理人 弁理士 置槁明夫 第 l 固 テ4スブシ4I−刈2工里褒量内岩↑ 第 3 囚 第 4 目 第 5 目 第 b 日 第 7 口 第 8 区 第 10 口 (α)(g) 70ロセサ用 プロ℃ア甲 (C) ロボット プロ七す即

Claims (1)

    【特許請求の範囲】
  1. 1、制御プロセサと作業プロセサからなるマルチプロセ
    サと、パッケージフロ一式簡易プログラミングシステム
    からなるデータ処理装置において、個々のパッケージ情
    報テーブル中に前記パンケージが実行されるべきプロセ
    サ番号を格納する場所を設け、前記各プロセサのメモリ
    にIuJ記プロセサ専用の前記パッケージの集合を転送
    する手段、前記各プロセサの個々のパッケージを必袂な
    時に起動する手段、前lピ各グロセサの個々のパッケー
    ジの実行終了又は実行中ある特定のイベントが起きたと
    き、それを前記制御プロセサに知らせる手段から構成さ
    れること全特徴とするマルチプロセサの簡易グログラミ
    ンダンステム。
JP12797083A 1983-07-15 1983-07-15 マルチプロセサの簡易プログラミングシステム Pending JPS6020275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12797083A JPS6020275A (ja) 1983-07-15 1983-07-15 マルチプロセサの簡易プログラミングシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12797083A JPS6020275A (ja) 1983-07-15 1983-07-15 マルチプロセサの簡易プログラミングシステム

Publications (1)

Publication Number Publication Date
JPS6020275A true JPS6020275A (ja) 1985-02-01

Family

ID=14973187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12797083A Pending JPS6020275A (ja) 1983-07-15 1983-07-15 マルチプロセサの簡易プログラミングシステム

Country Status (1)

Country Link
JP (1) JPS6020275A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243708A (ja) * 1985-08-22 1987-02-25 Mitsubishi Electric Corp 数値制御装置
JPH02112002A (ja) * 1988-10-21 1990-04-24 Hitachi Ltd 自動処理装置
JPH03201009A (ja) * 1989-12-28 1991-09-02 Oki Electric Ind Co Ltd 機構制御用プログラム開発システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243708A (ja) * 1985-08-22 1987-02-25 Mitsubishi Electric Corp 数値制御装置
JPH02112002A (ja) * 1988-10-21 1990-04-24 Hitachi Ltd 自動処理装置
JPH03201009A (ja) * 1989-12-28 1991-09-02 Oki Electric Ind Co Ltd 機構制御用プログラム開発システム

Similar Documents

Publication Publication Date Title
CA1260149A (en) Computer system for controlling virtual machines
US4432051A (en) Process execution time accounting system
US5557764A (en) Interrupt vector method and apparatus
JPS6020275A (ja) マルチプロセサの簡易プログラミングシステム
US4600991A (en) Integrated microprogrammed device for controlling information processing cycles, and a method for operating the same
JPH0754467B2 (ja) データ処理装置
JPS6049464A (ja) マルチプロセッサ計算機におけるプロセッサ間通信方式
JPS5816219B2 (ja) 図形認識装置
JPS6116336A (ja) Fortran入出力制御処理方式
JP2785855B2 (ja) 情報処理装置
Thomas Jr Programming the MBD model II
JPS595354A (ja) デ−タ処理装置
JPS6020771B2 (ja) マイクロ診断方式
EP0280523A2 (en) Computer system conversion apparatus
JPS63155330A (ja) マイクロプログラム制御装置
JPS5896346A (ja) 階層型演算方式
JPS62269237A (ja) デ−タプロセツサ
JPH0462093B2 (ja)
JPH0133865B2 (ja)
JPH04322327A (ja) サブルーチン共有方法
JPH0425961A (ja) 共有データ更新方式
JPH04153741A (ja) 被デバッグプログラムのデバッグにおける逆方向実行方式
JPH0652482B2 (ja) シーケンスコントローラ
JPS6330906A (ja) Nc装置
Bercaw Software handlers for process interfaces