JPS61290546A - マイクロプログラム制御装置のトレ−ス方式 - Google Patents
マイクロプログラム制御装置のトレ−ス方式Info
- Publication number
- JPS61290546A JPS61290546A JP60133291A JP13329185A JPS61290546A JP S61290546 A JPS61290546 A JP S61290546A JP 60133291 A JP60133291 A JP 60133291A JP 13329185 A JP13329185 A JP 13329185A JP S61290546 A JPS61290546 A JP S61290546A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- branch
- microprogram
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は１文字認識装置その他のマイクロプログラム制
御装置におけるプログラムデバッグ時のトレース方式に
関する。
御装置におけるプログラムデバッグ時のトレース方式に
関する。
〔従来技術）
文字認識等の画像を処理する分野では、処理をマイクロ
プログラム制御装置で行う場合、処理は入カバターンに
依存するため、プログラムデバッグ時にマイクロプログ
ラムの全てのルーチンを通過したことをチェックするに
は非常な労力を必要とする。即ち、文字認識処理等の場
合、いくつかの入カバターンに対してほとんどの処理は
同一ルーチンの繰り返しであり、極く一部分の処理がパ
ターン毎に異なることが多い。さらに、同一ルーチンの
繰り返しは膨大なステップ数となるため。
プログラム制御装置で行う場合、処理は入カバターンに
依存するため、プログラムデバッグ時にマイクロプログ
ラムの全てのルーチンを通過したことをチェックするに
は非常な労力を必要とする。即ち、文字認識処理等の場
合、いくつかの入カバターンに対してほとんどの処理は
同一ルーチンの繰り返しであり、極く一部分の処理がパ
ターン毎に異なることが多い。さらに、同一ルーチンの
繰り返しは膨大なステップ数となるため。
処理の全行程をトレースするには大容量のメモリを必要
とし、しかも全ルーチン通過のチェックは、複数のパタ
ーンの処理により初めて可能となる。
とし、しかも全ルーチン通過のチェックは、複数のパタ
ーンの処理により初めて可能となる。
本発明の目的は、マイクロプログラム制御による情報処
理装置において、そのプログラムデバッグ時のプログラ
ムトレースを少ない労力、少ないメモリ容量で行うこと
にある。
理装置において、そのプログラムデバッグ時のプログラ
ムトレースを少ない労力、少ないメモリ容量で行うこと
にある。
本発明は、マイクロプログラム制御装置のプログラムデ
バッグにおいて、マイクロプログラムの分岐発生時にそ
の分岐アドレスを既にトレースしである分岐アドレスと
比較し、初めて出現した分岐アドレスのみをトレースメ
モリにトレースするものである。以下、図面により本発
明を説明する。
バッグにおいて、マイクロプログラムの分岐発生時にそ
の分岐アドレスを既にトレースしである分岐アドレスと
比較し、初めて出現した分岐アドレスのみをトレースメ
モリにトレースするものである。以下、図面により本発
明を説明する。
第１図は本発明の一実施例の構成図である。シーケンス
コントローラ１０は、通常、シーケンシャルにマイクロ
プログラムメモリ１１のアドレスを決定していく、この
決定されたアドレスに従ってマイクロプログラムメモリ
１１のマイクロ命令がパイプラインレジスタ１２に順次
読み出され、所望の処理が行われる。例えば文字認識装
置においては文字認識処理が行われる。分岐命令がパイ
プラインレジスタ１２にセットされると、その分岐アド
レスフィールドの内容がシーケンスコントローラ１０に
与えられる。同時に、パイプラインレジスタ１２のテス
ト条件フィールドによりコンディション信号の該当する
ものがマルチプレクサ１３で選択され１分岐判定信号と
してシーケンスコントローラ１０に与えられる。シーケ
ンスコントローラ１０は分岐判定信号が論理＃ Ｉ Ｉ
Ｉ （分岐成立）を示していると、パイプラインレジス
タ１２の分岐アドレスフィールドの内容を選択し、マイ
クロプログラムメモリ１１のアドレスとする。同時にマ
ルチプレクサ１３で選択された分岐判定信号が論理“１
”の場合、シーケンスコントローラ１０で決定されたア
ドレス（分岐アドレス）が分岐アドレス格納レジスタ１
４に格納される。この分岐命令によりジャンプしたメモ
リ１１のマイクロプログラムの先頭番地には、該分岐ア
ドレスのトレース用のサブルーチンコール命令が格納さ
れており、このサブルーチンコール命令がパイプライン
レジスタ１２にセットされて１分岐後の最初の命令とし
て実行される。
コントローラ１０は、通常、シーケンシャルにマイクロ
プログラムメモリ１１のアドレスを決定していく、この
決定されたアドレスに従ってマイクロプログラムメモリ
１１のマイクロ命令がパイプラインレジスタ１２に順次
読み出され、所望の処理が行われる。例えば文字認識装
置においては文字認識処理が行われる。分岐命令がパイ
プラインレジスタ１２にセットされると、その分岐アド
レスフィールドの内容がシーケンスコントローラ１０に
与えられる。同時に、パイプラインレジスタ１２のテス
ト条件フィールドによりコンディション信号の該当する
ものがマルチプレクサ１３で選択され１分岐判定信号と
してシーケンスコントローラ１０に与えられる。シーケ
ンスコントローラ１０は分岐判定信号が論理＃ Ｉ Ｉ
Ｉ （分岐成立）を示していると、パイプラインレジス
タ１２の分岐アドレスフィールドの内容を選択し、マイ
クロプログラムメモリ１１のアドレスとする。同時にマ
ルチプレクサ１３で選択された分岐判定信号が論理“１
”の場合、シーケンスコントローラ１０で決定されたア
ドレス（分岐アドレス）が分岐アドレス格納レジスタ１
４に格納される。この分岐命令によりジャンプしたメモ
リ１１のマイクロプログラムの先頭番地には、該分岐ア
ドレスのトレース用のサブルーチンコール命令が格納さ
れており、このサブルーチンコール命令がパイプライン
レジスタ１２にセットされて１分岐後の最初の命令とし
て実行される。
第２図はトレース用のサブルーチンプログラムの処理フ
ローを示したものである。即ち、アドレスカウンタ１５
を０から次々に歩進していってトレースメモリ１６の内
容を順次読み出し、演算回路、１７で分岐アドレス格納
レジスタ１４に格納されている分岐アドレスと比較し、
・トレースメモリ１６に分岐アドレス格納レジスタ１４
の内容と一致するものがない場合のみ、該分岐アドレス
格納レジスタ１４の内容を書き込む。レジスタ１８はト
レースメモリ１６の書込みポインタであり、トレースメ
モリ１６に初出現の分岐アドレスが書き込まれる毎に＋
１される。トレースメモ■す１６の書込み動作時、この
レジスタ１８の値がアドレスカウンタ１５にセットされ
、分岐アドレス格納し ｌジスタ１４の内容をトレース
メモリ１６に書き込むアドレスとなる。トレース用のサ
ブルーチンプログラムの処理後、シーケンスコントロー
ラｌＯにより後続のマイクロプログラムがマイクロプロ
グラムメモリ１１から順次読み出されて実行される。
ローを示したものである。即ち、アドレスカウンタ１５
を０から次々に歩進していってトレースメモリ１６の内
容を順次読み出し、演算回路、１７で分岐アドレス格納
レジスタ１４に格納されている分岐アドレスと比較し、
・トレースメモリ１６に分岐アドレス格納レジスタ１４
の内容と一致するものがない場合のみ、該分岐アドレス
格納レジスタ１４の内容を書き込む。レジスタ１８はト
レースメモリ１６の書込みポインタであり、トレースメ
モリ１６に初出現の分岐アドレスが書き込まれる毎に＋
１される。トレースメモ■す１６の書込み動作時、この
レジスタ１８の値がアドレスカウンタ１５にセットされ
、分岐アドレス格納し ｌジスタ１４の内容をトレース
メモリ１６に書き込むアドレスとなる。トレース用のサ
ブルーチンプログラムの処理後、シーケンスコントロー
ラｌＯにより後続のマイクロプログラムがマイクロプロ
グラムメモリ１１から順次読み出されて実行される。
このようにして、一連の処理が終了すると、トレースメ
モリ１６には分岐処理が実行されたアドレスがもれなく
、しかも最初の１回のみ格納される。したがって、処理
終了後、トレースメモリ１６の内容を読み出して表示又
は印刷ことにより、容易に実行された分岐アドレスの確
認を行うことができる。
モリ１６には分岐処理が実行されたアドレスがもれなく
、しかも最初の１回のみ格納される。したがって、処理
終了後、トレースメモリ１６の内容を読み出して表示又
は印刷ことにより、容易に実行された分岐アドレスの確
認を行うことができる。
本発明によれば、マイクロプログラム制御装置において
、簡単な回路とプログラムを付加するだけで、少ない労
力、少ないメモリ容量でプログラムトレースが可能にな
り、この種の装置のデバッグ効率の向上が期待される。
、簡単な回路とプログラムを付加するだけで、少ない労
力、少ないメモリ容量でプログラムトレースが可能にな
り、この種の装置のデバッグ効率の向上が期待される。
第１図は本発明の一実施例の構成図、第２図はトレース
用サブルーチンプログラムの処理フローを示す図である
。 １０・・・シーケンスコントローラ、 １１・・・マ
イクロプログラムメモリ、 １２・・・パイプライン
レジスタ、 １３・・・マルチプレクサ、 １４・
・・分岐アドレス格納レジスタ、 １５・・・アドレ
スカウンタ、 １６・・・トレースメモリ、 １７
・・・演算回路、 １８・・・レジスタ。
用サブルーチンプログラムの処理フローを示す図である
。 １０・・・シーケンスコントローラ、 １１・・・マ
イクロプログラムメモリ、 １２・・・パイプライン
レジスタ、 １３・・・マルチプレクサ、 １４・
・・分岐アドレス格納レジスタ、 １５・・・アドレ
スカウンタ、 １６・・・トレースメモリ、 １７
・・・演算回路、 １８・・・レジスタ。
Claims (1)
- （１）マイクロプログラムメモリを具備し、該メモリか
らマイクロプログラムを順次読み出して実行するマイク
ロプログラム制御装置において、マイクロプログラムの
分岐命令の分岐アドレスをトレースするトレースメモリ
を設けると共に、トレース用サブルーチンを前記マイク
ロプログラム中に設け、プログラムの分岐の発生時、前
記トレース用サブルーチンによりその分岐アドレスがト
レースメモリに既にトレースされているか否かチェック
し、トレースされていない場合のみ当該分岐アドレスを
トレースメモリに書き込むことを特徴とするマイクロプ
ログラム制御装置のトレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133291A JPS61290546A (ja) | 1985-06-19 | 1985-06-19 | マイクロプログラム制御装置のトレ−ス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133291A JPS61290546A (ja) | 1985-06-19 | 1985-06-19 | マイクロプログラム制御装置のトレ−ス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290546A true JPS61290546A (ja) | 1986-12-20 |
Family
ID=15101216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60133291A Pending JPS61290546A (ja) | 1985-06-19 | 1985-06-19 | マイクロプログラム制御装置のトレ−ス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012070137A1 (ja) | 2010-11-25 | 2012-05-31 | トヨタ自動車株式会社 | プロセッサ、電子制御装置、作成プログラム |
-
1985
- 1985-06-19 JP JP60133291A patent/JPS61290546A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012070137A1 (ja) | 2010-11-25 | 2012-05-31 | トヨタ自動車株式会社 | プロセッサ、電子制御装置、作成プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61290546A (ja) | マイクロプログラム制御装置のトレ−ス方式 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP2581214B2 (ja) | 論理シミュレータ | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH0652013A (ja) | トレース回路 | |
| JP2729126B2 (ja) | デバッグ・システムのアドレス・トレース回路 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS63285642A (ja) | マイクロプロセッサ制御方式 | |
| JPS6250854B2 (ja) | ||
| JPH07191875A (ja) | デバッガー | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0831054B2 (ja) | 履歴情報格納方式 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH0792768B2 (ja) | マイクロコンピュータ | |
| JPH0535548A (ja) | アドレストレーサ | |
| JPS63103337A (ja) | 試験機におけるアドレス停止回路 | |
| JPS60254334A (ja) | マイクロコンピユ−タのプログラムのシミユレ−タ装置 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPS59163695A (ja) | テストシステム | |
| JPS63314660A (ja) | キャッシュ試験方式 | |
| JPS6234238A (ja) | マイクロプロセツサ | |
| JPS61246841A (ja) | 情報処理装置 | |
| JPS6225340A (ja) | 検査装置 | |
| JPS61292757A (ja) | マイクロプログラム制御装置のトレ−ス方式 | |
| JPH0277946A (ja) | マイクロプログラムのカバレッジ測定方式 |