JPS6234238A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS6234238A JPS6234238A JP60176462A JP17646285A JPS6234238A JP S6234238 A JPS6234238 A JP S6234238A JP 60176462 A JP60176462 A JP 60176462A JP 17646285 A JP17646285 A JP 17646285A JP S6234238 A JPS6234238 A JP S6234238A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- program
- address
- executed
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は命令の先取りを行うマイクロプロセッサ、特
に、そのデバッグに関するものである。
に、そのデバッグに関するものである。
従来のこの種の装置としては、第２図に示すものがあっ
た。第２図は従来のデータ処理装置を示すブロック図で
、図において（１）は命令を実行するＣＰＵ 、 （２
）ＦｉＣＰＵ ＋１）が実行する命令のアドレスを出力
するアドレスバス、［３）１１命令を格納しているプロ
グラムメモリ、（４）はプログラムメモリ（３）の内容
の一部である被チエツクプログラム、１５）はモニタプ
ログラム、＋６）ｆｌプログラムメモリ（３）の出力デ
ータをＣＰＵに送シ込むデータバス、（７）は被チエツ
クプログラム（４）の実行を停止しモニタプログラム（
５）の起動を指定する指定アドレス、（８）は指定アド
レス（７）ドアドレスバス（２）上のアドレスとの一致
をとり、それによりマスクできない割込み（９）を発生
するアドレス一致検出回路である。
た。第２図は従来のデータ処理装置を示すブロック図で
、図において（１）は命令を実行するＣＰＵ 、 （２
）ＦｉＣＰＵ ＋１）が実行する命令のアドレスを出力
するアドレスバス、［３）１１命令を格納しているプロ
グラムメモリ、（４）はプログラムメモリ（３）の内容
の一部である被チエツクプログラム、１５）はモニタプ
ログラム、＋６）ｆｌプログラムメモリ（３）の出力デ
ータをＣＰＵに送シ込むデータバス、（７）は被チエツ
クプログラム（４）の実行を停止しモニタプログラム（
５）の起動を指定する指定アドレス、（８）は指定アド
レス（７）ドアドレスバス（２）上のアドレスとの一致
をとり、それによりマスクできない割込み（９）を発生
するアドレス一致検出回路である。
次に第２図に示す装置の１作について説明する。
通常マイクロプロセッサにおいてはデバッグと呼ばれる
プログラムのチェックの為、モニタプログラムと呼ばれ
るデバッグ用プログラムを被チエツクプログラムとは別
に実行する。このモニタプログラムは被チエツクプログ
ラムの実行、停止、被チエツクプログラムの初期設定及
び、実行結果の表示等を行うためのものである、 データ処理装置において、被チエツクプログラム実行時
、特定のアドレスで実行を停止し、モニタプログラムを
起動させるには指定アドレスの命令の読出し時、ＣＰＵ
ｔ１＋に対してマスクできない割込み（９）を発生し
、それによりＣＰＵの制御をモニタプログラムに移すこ
とによシ行う。即ち、＠２図においてＣＰＵ ｆｉ＋は
実行する命令のアドレスをアドレスバス（２）に出力し
、プログラムメモリ（３）ニアドレスによって指定され
る被チエツクプログラム（４）の命令全データバス（６
）に出力し、ＣＰＵｆｌ＋はデータバス（６）の命令音
読み込み実行する。又、同時にアドレスバス（２）の内
容と、指定アドレス（７）との一致をアドレス一致検出
回路（８）でとり、一致しているとマスクできない割込
み（９）を発生し、ＣＰＵ［１１へ出力する。この出力
によりＣＰＵ （１１は割込みを受けつけ、その時読込
んだ命令を実行した後、モニタプログラムに制御を移す
。このようにして、被チエツクプログラムは、指定され
たアドレスで実行を停止したことになる。
プログラムのチェックの為、モニタプログラムと呼ばれ
るデバッグ用プログラムを被チエツクプログラムとは別
に実行する。このモニタプログラムは被チエツクプログ
ラムの実行、停止、被チエツクプログラムの初期設定及
び、実行結果の表示等を行うためのものである、 データ処理装置において、被チエツクプログラム実行時
、特定のアドレスで実行を停止し、モニタプログラムを
起動させるには指定アドレスの命令の読出し時、ＣＰＵ
ｔ１＋に対してマスクできない割込み（９）を発生し
、それによりＣＰＵの制御をモニタプログラムに移すこ
とによシ行う。即ち、＠２図においてＣＰＵ ｆｉ＋は
実行する命令のアドレスをアドレスバス（２）に出力し
、プログラムメモリ（３）ニアドレスによって指定され
る被チエツクプログラム（４）の命令全データバス（６
）に出力し、ＣＰＵｆｌ＋はデータバス（６）の命令音
読み込み実行する。又、同時にアドレスバス（２）の内
容と、指定アドレス（７）との一致をアドレス一致検出
回路（８）でとり、一致しているとマスクできない割込
み（９）を発生し、ＣＰＵ［１１へ出力する。この出力
によりＣＰＵ （１１は割込みを受けつけ、その時読込
んだ命令を実行した後、モニタプログラムに制御を移す
。このようにして、被チエツクプログラムは、指定され
たアドレスで実行を停止したことになる。
命令の先取を行っているマイクロプロセッサにおいてＨ
ｌＣＰＵ［１１はアドレスの指定、命令の読み取り及び
命令の実行を並列に行っており、命令の読み取りを該命
令の実行の数命令前に行っている。
ｌＣＰＵ［１１はアドレスの指定、命令の読み取り及び
命令の実行を並列に行っており、命令の読み取りを該命
令の実行の数命令前に行っている。
この場合において読み取り命令が分岐命令であった場合
には、その分岐命令を実行するとその分岐命令より後に
読取られた命令であるが既に読み取っである命令は実行
されないことになる。即ち、分岐命令以降の命令は、分
岐命令が実行される前に読み取られるが、その時点では
実行されないので、分岐命令実行後に実行されるか否か
は命令の読み取りの段階では確定しない。このような命
令の読み取りの段階で実行が確定しないアドレスで被チ
エツクプログラムの実行を停止し、モニタプログラムを
起動させるには、ＣＰＵの制御がモニタプログラムに移
った後被チエツクプログラムが停止したアドレスから指
定アドレスの命令が実行されるか、又は、分岐命令が実
行されるまでモニタプログラムにより被チエツクプログ
ラムを実行し指定アドレスの命令が実行されれば指定ア
ドレスで停止したとみなし、指定アドレスの命令が実行
されずにプログラムが別のアドレスに分岐した場合には
モニタプログラムは被チエツクプログラムを再実行させ
るというような処理を行う必要がおる。
には、その分岐命令を実行するとその分岐命令より後に
読取られた命令であるが既に読み取っである命令は実行
されないことになる。即ち、分岐命令以降の命令は、分
岐命令が実行される前に読み取られるが、その時点では
実行されないので、分岐命令実行後に実行されるか否か
は命令の読み取りの段階では確定しない。このような命
令の読み取りの段階で実行が確定しないアドレスで被チ
エツクプログラムの実行を停止し、モニタプログラムを
起動させるには、ＣＰＵの制御がモニタプログラムに移
った後被チエツクプログラムが停止したアドレスから指
定アドレスの命令が実行されるか、又は、分岐命令が実
行されるまでモニタプログラムにより被チエツクプログ
ラムを実行し指定アドレスの命令が実行されれば指定ア
ドレスで停止したとみなし、指定アドレスの命令が実行
されずにプログラムが別のアドレスに分岐した場合には
モニタプログラムは被チエツクプログラムを再実行させ
るというような処理を行う必要がおる。
上記のような従来のこの種の装置では命令の先取りヲ行
っているマイクロプロセッサにおいて被チエツクプログ
ラムの実行を停止させる指定アドレスが分岐命令の後に
なるとき、分岐命令が実行されるごとにモニタプログラ
ムに制御が移って指定アドレスの命令が実行されるか否
かを調べる必要があり、又、複数の指定アドレスを必要
とする指定アドレスの数だけ検出回路を設ける必要があ
り、その複数の指定アドレスの全てについてモニタプロ
グラムに制御が移る為、被チエツクプログラムの実行時
間がモニタプログラムの実行される時間分長くなるとい
う問題点がある。
っているマイクロプロセッサにおいて被チエツクプログ
ラムの実行を停止させる指定アドレスが分岐命令の後に
なるとき、分岐命令が実行されるごとにモニタプログラ
ムに制御が移って指定アドレスの命令が実行されるか否
かを調べる必要があり、又、複数の指定アドレスを必要
とする指定アドレスの数だけ検出回路を設ける必要があ
り、その複数の指定アドレスの全てについてモニタプロ
グラムに制御が移る為、被チエツクプログラムの実行時
間がモニタプログラムの実行される時間分長くなるとい
う問題点がある。
更に、モニタプログラムへの分岐にはマスクできない割
込みｋＱ生させて行うので、マスクできない割込み回路
を装備してないマイクロプロセッサには使用できないと
いう問題点があった。
込みｋＱ生させて行うので、マスクできない割込み回路
を装備してないマイクロプロセッサには使用できないと
いう問題点があった。
この発明はかかる問題点全解消するためになされたもの
で、命令の先取シを行っているマイクロプロセッサにお
いて被チエツクプログラムの実行を停止させる指定アド
レスの位置及び個数にかかわらず被チエツクプログラム
の実行時間が実行の停止を行わない場合と変らず、又、
マスクできない割込み回路を装備していないマイクロプ
ロセッサを有するデータ処理装置にも使用できるマイク
ロプロセッサを得ることを目的としている。
で、命令の先取シを行っているマイクロプロセッサにお
いて被チエツクプログラムの実行を停止させる指定アド
レスの位置及び個数にかかわらず被チエツクプログラム
の実行時間が実行の停止を行わない場合と変らず、又、
マスクできない割込み回路を装備していないマイクロプ
ロセッサを有するデータ処理装置にも使用できるマイク
ロプロセッサを得ることを目的としている。
この発明に係るマイクロプロセッサは被チエツクプログ
ラムの実行を停止させる指定アドレスを記憶する指定ア
ドレスメモリ回路と、その指定アドレスｅ ＣＰＵがア
クセスした時にソフトウェア割込命令を発生するソフト
ウェア割込命令発生回路と、ソフトウェア割込命令ｔ−
ＣＰＵに出力するデータ切替回路を備えたものである。
ラムの実行を停止させる指定アドレスを記憶する指定ア
ドレスメモリ回路と、その指定アドレスｅ ＣＰＵがア
クセスした時にソフトウェア割込命令を発生するソフト
ウェア割込命令発生回路と、ソフトウェア割込命令ｔ−
ＣＰＵに出力するデータ切替回路を備えたものである。
この発明においては指定アドレスメモリ回路がプログラ
ムにより指定アドレスを書込まれ任意の個数の指定アド
レスを指定でき、ソフトウェア割込発生回路とデータ切
替回路がモニタプログラムへの分岐を行うので被チエツ
クプログラムの実行時間が長くならず、マスクできない
割込み回路を装備してないマイクロプロセッサにも使用
できる。
ムにより指定アドレスを書込まれ任意の個数の指定アド
レスを指定でき、ソフトウェア割込発生回路とデータ切
替回路がモニタプログラムへの分岐を行うので被チエツ
クプログラムの実行時間が長くならず、マスクできない
割込み回路を装備してないマイクロプロセッサにも使用
できる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例を示すブロック図で、第２
図と同一符号は同−又は相当部分を示し、（１ｏ）はプ
ログラムメモ１月３）と同一のアドレスでアクセスされ
指定の有無をプログラム制御にょす誓込むことで指定ア
ドレスを記憶する指定アドレスメモリ回路、（１１）は
指定アドレスメモリ回路（１ｏ）の出力によシモニタプ
ログラムに分岐するためのソフトウェア割込命令を発生
するソフトウェア割込命令発生回路、（１２）はソフト
ウェア割込命令発生回路（１１）とプログラムメモリ（
３）との出力を切り替えてデータバス（６）に出力する
データ切替回路である。
図と同一符号は同−又は相当部分を示し、（１ｏ）はプ
ログラムメモ１月３）と同一のアドレスでアクセスされ
指定の有無をプログラム制御にょす誓込むことで指定ア
ドレスを記憶する指定アドレスメモリ回路、（１１）は
指定アドレスメモリ回路（１ｏ）の出力によシモニタプ
ログラムに分岐するためのソフトウェア割込命令を発生
するソフトウェア割込命令発生回路、（１２）はソフト
ウェア割込命令発生回路（１１）とプログラムメモリ（
３）との出力を切り替えてデータバス（６）に出力する
データ切替回路である。
次に第１図に示す装置の動作について説明する。
指定アドレスメモリ回路（１０）のメモリにはモニタプ
ログラムによりアドレスが指定した特定アドレスであれ
ば論理「１」を書込み、特定アドレスでなければ論理「
０」を書込むことにより指定アドレスメモリ回路（１０
） Ｋ指定アドレスを記憶させる。ＣＰＵ （１）によ
り被チエツクプログラムを実行させる場合、初めにＣＰ
Ｕ ｆｉｌは次に読出す命令のアドレスをアドレスバス
（２）に出力し、プログラムメモリ（３）はアドレスの
内容である被チエツクプログラム（４）の命令をデータ
バス切替回路（１１）を経由しデータバス（６）に出力
する。ＣＰＵ １１）はデータバス（６）の命令を実行
するが、このマイクロプロセッサは、命令の先取りを行
って、命令実行中に次に実行する命令の読出しを行う為
、アドレスバス（２）に次に実行する命令のアドレスを
出力する時点ではそのアドレスよシ数回前に出力したア
ドレスの命令を実行している。アドレスバス（２）上の
アドレスが指定アドレスメモリ回路（ｌＯ）内の指定ア
ドレスであれば論理「１」が出力される。この論理「１
」の信号によりモニタプログラムに分岐するためのソフ
トウェア割込命令を、ソフトウェア割込命令発生回路（
１１）で発生し、同様に論理「１」によりプログラムメ
モリ（３）の出力データをソフトウェア割込命令発生回
路（１１）の出力データに切替えることをデータ切替１
包路（１２）で行いデータバス（６）に出力する。即ち
、ＣＰＵ１１１ｔ！指定アドレスを出力した時点では実
行すべき被チエツクプログラム（４）の命令ではなくソ
フトウェア割込命令ｆ、ｇ取ることになる。ＣＰＵ ｆ
ｉｌがこのソフトウェア割込命令を読取った時点では、
ＣＰＵｆｌｌはそれより前に読取った命令を実行中であ
りこのソフトウェア割込み命令の実行には着手されてい
ない。前に読取られた命令が順次実行されその中には分
岐命令が含まれてなくって指定アドレスの命令を実行す
る時点になるとＣＰＵ １１１はソフトウェア割込命令
を実行することになるのでモニタプログラム（５）に制
御が移ることになる。
ログラムによりアドレスが指定した特定アドレスであれ
ば論理「１」を書込み、特定アドレスでなければ論理「
０」を書込むことにより指定アドレスメモリ回路（１０
） Ｋ指定アドレスを記憶させる。ＣＰＵ （１）によ
り被チエツクプログラムを実行させる場合、初めにＣＰ
Ｕ ｆｉｌは次に読出す命令のアドレスをアドレスバス
（２）に出力し、プログラムメモリ（３）はアドレスの
内容である被チエツクプログラム（４）の命令をデータ
バス切替回路（１１）を経由しデータバス（６）に出力
する。ＣＰＵ １１）はデータバス（６）の命令を実行
するが、このマイクロプロセッサは、命令の先取りを行
って、命令実行中に次に実行する命令の読出しを行う為
、アドレスバス（２）に次に実行する命令のアドレスを
出力する時点ではそのアドレスよシ数回前に出力したア
ドレスの命令を実行している。アドレスバス（２）上の
アドレスが指定アドレスメモリ回路（ｌＯ）内の指定ア
ドレスであれば論理「１」が出力される。この論理「１
」の信号によりモニタプログラムに分岐するためのソフ
トウェア割込命令を、ソフトウェア割込命令発生回路（
１１）で発生し、同様に論理「１」によりプログラムメ
モリ（３）の出力データをソフトウェア割込命令発生回
路（１１）の出力データに切替えることをデータ切替１
包路（１２）で行いデータバス（６）に出力する。即ち
、ＣＰＵ１１１ｔ！指定アドレスを出力した時点では実
行すべき被チエツクプログラム（４）の命令ではなくソ
フトウェア割込命令ｆ、ｇ取ることになる。ＣＰＵ ｆ
ｉｌがこのソフトウェア割込命令を読取った時点では、
ＣＰＵｆｌｌはそれより前に読取った命令を実行中であ
りこのソフトウェア割込み命令の実行には着手されてい
ない。前に読取られた命令が順次実行されその中には分
岐命令が含まれてなくって指定アドレスの命令を実行す
る時点になるとＣＰＵ １１１はソフトウェア割込命令
を実行することになるのでモニタプログラム（５）に制
御が移ることになる。
以上の動作により被チエツクプログラムは指定されたア
ドレスで実行を停止したことになり従来と同様の処理が
行える。又、指定アドレスの命令の読取りは行ったが命
令の実行前に被チエツクプログラムの分岐命令により指
定アドレスの命令が実行されなくなった場合には先行処
理に関連して定められている一般的な処理によって、そ
の読取られたソフトウェア割込命令は実行されることな
く捨てられることになるのでモニタプログラムに制御が
移り被チエツクプログラムの実行に影響を与えることに
はならない。
ドレスで実行を停止したことになり従来と同様の処理が
行える。又、指定アドレスの命令の読取りは行ったが命
令の実行前に被チエツクプログラムの分岐命令により指
定アドレスの命令が実行されなくなった場合には先行処
理に関連して定められている一般的な処理によって、そ
の読取られたソフトウェア割込命令は実行されることな
く捨てられることになるのでモニタプログラムに制御が
移り被チエツクプログラムの実行に影響を与えることに
はならない。
なお、上記実施例では指定アドレスで停止させるプログ
ラムを被チエツクプログラムとし、ソフトウェア割込命
令により起動されるプログラムをモニタプログラムとし
てプログラムのデバッグに１更用するとしたが、上記の
被チェックプログラム全語１のプログラムとしモニタプ
ログラム全軍２のプログラムとすれば通常実施している
第１のプログラムを外部から指定される任意の個数の任
意のアドレス位置で第１のプログラムから第２のプログ
ラムへ移させるようにしても良く、この発明は命令の先
取りを行っているマイクロプロセッサにおいてこのよう
な指定アドレスへの多重プログラムスイッチに広く適用
でさるものである。
ラムを被チエツクプログラムとし、ソフトウェア割込命
令により起動されるプログラムをモニタプログラムとし
てプログラムのデバッグに１更用するとしたが、上記の
被チェックプログラム全語１のプログラムとしモニタプ
ログラム全軍２のプログラムとすれば通常実施している
第１のプログラムを外部から指定される任意の個数の任
意のアドレス位置で第１のプログラムから第２のプログ
ラムへ移させるようにしても良く、この発明は命令の先
取りを行っているマイクロプロセッサにおいてこのよう
な指定アドレスへの多重プログラムスイッチに広く適用
でさるものである。
この発明は以上説明したとおり従来の装置に、指定アド
レスメモリ回路、ソフトウェア割込命令発生回路、デー
タ切替回路を追加又は置換するように構成したので、命
令の先取りを行っているマイクロプロセッサにおいて指
定アドレスにおけるプログラムのスイッチを行う場合、
スイッチ箇所の個数が任意に選択できるとともに、スイ
ッチを行わない場合に比べて、命令実行の時間全増加さ
せないという効果がある。
レスメモリ回路、ソフトウェア割込命令発生回路、デー
タ切替回路を追加又は置換するように構成したので、命
令の先取りを行っているマイクロプロセッサにおいて指
定アドレスにおけるプログラムのスイッチを行う場合、
スイッチ箇所の個数が任意に選択できるとともに、スイ
ッチを行わない場合に比べて、命令実行の時間全増加さ
せないという効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来のデータ処理装置を示すブロック図である。 （１）・・・ＣＰＵ、 ［２１・・・アドレスバス、（
３）・・・プログラムメモリ、（１０）・・・指定アド
レスメモリ回路、（１１）・・・ソフトウェア割込発生
回路、（１２）・・・データ切替回路。 なお、谷図中同−符号は同−又は相当部分金示す。
は従来のデータ処理装置を示すブロック図である。 （１）・・・ＣＰＵ、 ［２１・・・アドレスバス、（
３）・・・プログラムメモリ、（１０）・・・指定アド
レスメモリ回路、（１１）・・・ソフトウェア割込発生
回路、（１２）・・・データ切替回路。 なお、谷図中同−符号は同−又は相当部分金示す。
Claims (1)
- 命令の先取りを行っているマイクロプロセッサにおいて
、プログラムメモリ内の第１のプログラムの格納されて
いるアドレスから選んで指定したアドレス（単数又は複
数）の情報を書込むことができる指定アドレスメモリ回
路と、アドレスバス上のアドレスが上記指定アドレスメ
モリ回路に書込まれているアドレスのうちのいずれかの
アドレスと一致するとき制御信号を出力する手段と、上
記制御信号出力によりソフトウェア割込命令を発生する
ソフトウェア割込命令発生回路と、上記制御信号の出力
により上記プログラムメモリから読出された命令を切替
えて上記ソフトウェア割込命令をデータバス上に出力す
るデータ切替回路と、上記データバス上に出力される命
令を読込んで順次実行し、上記ソフトウェア割込命令の
前に分岐命令が実行されることがなくて上記ソフトウェ
ア割込命令の実行に到った時当該ソフトウェア割込命令
により上記プログラムメモリ内の第２のプログラムの実
行に移る手段とを備えたことを特徴とするマイクロプロ
セッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176462A JPS6234238A (ja) | 1985-08-07 | 1985-08-07 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176462A JPS6234238A (ja) | 1985-08-07 | 1985-08-07 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6234238A true JPS6234238A (ja) | 1987-02-14 |
Family
ID=16014114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176462A Pending JPS6234238A (ja) | 1985-08-07 | 1985-08-07 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103604A (ja) * | 1988-10-12 | 1990-04-16 | Mitsubishi Electric Corp | プログラマブルコントローラ |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482140A (en) * | 1977-12-14 | 1979-06-30 | Hitachi Ltd | Information processor |
| JPS573143A (en) * | 1980-06-05 | 1982-01-08 | Matsushita Electric Ind Co Ltd | Instruction prefetching system |
| JPS5947658A (ja) * | 1982-09-13 | 1984-03-17 | Fujitsu Ltd | デ−タ処理装置の診断方式 |
| JPS5987562A (ja) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | デバツグ装置 |
| JPS59121545A (ja) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | アドレストラツプ方式 |
| JPS59153247A (ja) * | 1983-02-18 | 1984-09-01 | Omron Tateisi Electronics Co | デバツグ装置 |
| JPS59183445A (ja) * | 1983-04-01 | 1984-10-18 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS59206956A (ja) * | 1983-05-11 | 1984-11-22 | Omron Tateisi Electronics Co | デバツグ方法 |
| JPS59208658A (ja) * | 1983-05-12 | 1984-11-27 | Omron Tateisi Electronics Co | デバツグ方法 |
| JPS59229651A (ja) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | システム開発装置 |
-
1985
- 1985-08-07 JP JP60176462A patent/JPS6234238A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482140A (en) * | 1977-12-14 | 1979-06-30 | Hitachi Ltd | Information processor |
| JPS573143A (en) * | 1980-06-05 | 1982-01-08 | Matsushita Electric Ind Co Ltd | Instruction prefetching system |
| JPS5947658A (ja) * | 1982-09-13 | 1984-03-17 | Fujitsu Ltd | デ−タ処理装置の診断方式 |
| JPS5987562A (ja) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | デバツグ装置 |
| JPS59121545A (ja) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | アドレストラツプ方式 |
| JPS59153247A (ja) * | 1983-02-18 | 1984-09-01 | Omron Tateisi Electronics Co | デバツグ装置 |
| JPS59183445A (ja) * | 1983-04-01 | 1984-10-18 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS59206956A (ja) * | 1983-05-11 | 1984-11-22 | Omron Tateisi Electronics Co | デバツグ方法 |
| JPS59208658A (ja) * | 1983-05-12 | 1984-11-27 | Omron Tateisi Electronics Co | デバツグ方法 |
| JPS59229651A (ja) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | システム開発装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103604A (ja) * | 1988-10-12 | 1990-04-16 | Mitsubishi Electric Corp | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| KR970012203A (ko) | 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템 | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| KR960011613A (ko) | 데이터 처리장치 | |
| JPS6234238A (ja) | マイクロプロセツサ | |
| JPS6152747A (ja) | マイクロプロセツサ | |
| KR940007675A (ko) | 데이타프로세서 및 이것을 사용하는 디버그장치 | |
| JP2619416B2 (ja) | エミュレータ | |
| JPH03269628A (ja) | 例外処理方式 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JPS60167038A (ja) | マイクロプロセツサ | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPS59103158A (ja) | デイジタル信号処理プログラムデバツグ方式 | |
| JPH0236423A (ja) | 退避／復帰レジスタアドレス生成回路 | |
| JPS60225254A (ja) | ２相シ−ケンス方式計算機 | |
| JPH0282323A (ja) | ディジタルシグナルプロセッサのデバッグ方式 | |
| JPS59202550A (ja) | デバツグ装置 | |
| JPS626343A (ja) | コンピユ−タ・プログラム・デバグ装置 | |
| JPH01214944A (ja) | プログラム走行情報収集方式 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH01240941A (ja) | 情報処理装置 |