KR940007675A - 데이타프로세서 및 이것을 사용하는 디버그장치 - Google Patents
데이타프로세서 및 이것을 사용하는 디버그장치 Download PDFInfo
- Publication number
- KR940007675A KR940007675A KR1019930018924A KR930018924A KR940007675A KR 940007675 A KR940007675 A KR 940007675A KR 1019930018924 A KR1019930018924 A KR 1019930018924A KR 930018924 A KR930018924 A KR 930018924A KR 940007675 A KR940007675 A KR 940007675A
- Authority
- KR
- South Korea
- Prior art keywords
- return address
- address
- instruction
- microprocessor
- indicating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
C언어등의 고급언어를 사용해서 프로그램개발이 샐행되는 데이타처리장치를 위한 기호디버거기능중 모듈단위로 브레이크를 거는 기능을 데이타처리장치의 내장 하드웨어로 실현하는 기술에 관한것으로써, 에뮬레이터측의 소프트웨어로 해석하는 방법에서는 그 전용의 소프트웨어가 필요하여 처리가 복잡하여 또한 처리에 장시간을 필요로 하고, 게다가 주프로그램에서 리드되는 제1의 모듈이 도 제2의 모듈을 리드하는 경우에는 대처할 수 없는 문제를 해소하기 위해, 데이타프로세서(1)은 서브루틴과 같은 고급언어의 모듈단위로 명령을 실행해서 모듈의 최후 복귀명령 실행직후에 브레이크를 거는 모드를 갖고, 모드는 에물레이터에 의해서 컴트롤레지스터 (MSCNT)로 설정되고, 모드에서는 서브루틴으로 부터의 복귀지 번지를 분기명령실행시에 스택되어야할 복귀지번지를 이용해서 리턴어드레스레지스터 (RAH)로 취득하고, 이것을 서브루틴으로 부터의 리턴병명으로 스택에서 명령포인터(IP)에 팝되는 복귀지 번지와 비교회로(52)에서 비교하고, 비교결과가 일치한 경우에 브레이크를 발생한다.
이러한 장치와 방법을 이용하는 것에 의해, 에뮬레이션 스프트웨어에 부담을 주지않고, 해석소프트웨어를 에뮬레이터의 펌웨어로써 개발하는 수고를 생략할 수 있고, 주프로그램에서 리드되는 모듈이 또 다른 모듈을 리드하는 경우에도 최초에 리드선 모듈전체를 1단위로 해서 모듈스루브레이크르 실현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 관한 마이크로프로세서의 블럭도,
제2도는 리턴어드레스 홀드레지스터(RAH)및 모듈스루 컨트롤레지스터(MSCNT)의 1에의 설명도,
제3도는 모듈스루 브레이크 실행시에 있어서의 데이타 처리순서의 1예의 흐름도.
Claims (19)
- 마이크로 명령을 저장하고, 외부에서 공급된 매크로 명령에 대응하는 상기 미이크로 명령을 출력하기 위한 마이크로 명령 저장수단, 상기 마이크로 메모리 수단에서 출력된 상기 마이크로명령에 따라서 소정의 데이타 처리를 실행하는 데이타 처리수단, 디버그모드인지 아닌지를 표시하는 비트를 갖는 모드식별 수단, 소정의 프로그램중의 분기 명령을 의해 리드된 서브루틴 실행 후의 상기 소정의 프로그램으로의 복귀어드레스를 저장하기 위한 복귀어드레스 저장수단 및 상기 복귀어드레스 저장수단내에 상기 복귀 어드레스의 라이트가 가능한지 가능하지 않은지를 표시하는 비트를 갖는 지시수단을 포함하며, 디버그를 표시하는 커맨드가 외부에서 공급되었을때 상기 모드식별 수단은 디버그모드인것을 표시하는 비트가 세트되고 상기 지시수단은 상기 복귀어드레스 저장수단내에 복귀어드레스의 라이트가 가능한 것을 나타내는 비트가 세트되고, 상기 지시수단은 상기 복귀어드레스의 라이트 가능 비트가 세트되어 있는 것에 의해서 상기 복귀어드레스 저장수단내에 상기 복귀어드레스가 라이트된 후 상기 지시 수단은 상기 복귀어드레스 저장수단의 라이트를 금지하는 것을 표시하는 비트가 세트되는 마이크로프로세서.
- 제1항에 있어서, 또 현재 실행중인 매크로 명령의 어드레스를 저장하기 위한 명령포인터 및 상기 명령포인터가 저장하고 있는 어드레스와 상기 복귀어드레스 저장수단이 저장하고 있는 복귀어드레스를 비교하기 위한 비교수단을 포함하는 마이크로프로세서.
- 제2항에 있어서, 또 상기 비교수단이 일치를 표시할때 상기 모드식별수단 및 상기 지시수단이 각각의 비트를 클리어하고, 상기 복귀어드레스 저장수단에 저장되어 있는 상기 복귀어드레스에 대응하는 명려의 실행을 정지하고, 상기 마이크로프로세서의 내부상태를 출력하기 위한 제어수단을 포함하는 마이크로프로세서.
- 제3항에 있어서, 상기 복귀어드레스 저장수단은 레지스턴인 마이크로프로세서.
- 제4항에 있어서, 상기 지시수단 및 상기 모드식별수단은 상기 복귀어드레스 저장수단과는 다른 레지스터인 마이크로프로세서.
- 제5항에 있어서, 또 임의의 명령의 다음에 실행되어야할 매크로 명령의 실행을 정지하기 위해 상기 다음에 실행되어야할 매크로 명령의 어드레스를 저장하기 위한 디버그어드레스 저장수단을 포함하는 마이크로프로세서.
- 제6항에 있어서, 상기 디버그어드레스 저장수단은 상기 다음에 실행되어햐할 매크로명령의 어드레스와 상기 명령포인터에 저장되어 있는 현재 실행중인 매크로 명령의 어드레스를 비교하고, 일치했을때 일치신호를 상기 제어수단에 공급하는 마이크로프로세서.
- 제7항에 있어서, 상기 제어수단은 상기 디버그어드레스 저장수단에서 상기 일치신호를 받았을때 상기 디버그어드레스 저장수단에 저장되어 있는 상기 어드레스에 대응하는 매크로 명령의 실행을 정지하고 상기 마이크로프로세서의 내부상태를 출력하는 마이크로프로세서.
- 제8항에 있어서, 상기 복귀어드레스 저장수단 및 상기 디버그어드레스 저장수단의 각각에 저장되어야할 어드레스는 외부에서 공급되는 커맨트에 의해서 결정되는 마이크로프로세서.
- 커맨드에 출력하기 위한 시스템개발장치, 마이크로프로세서가 탑재되고 상기 시스템 개발장치에서 공급된 상기 커맨드에 따라서 에뮬레이션 동작을 실행하기 위한 에뮬레이터, 상기 에뮬레이터가 결합되고 상기 마이크로프로세서가 실행해야할 매크로 명령을 저장하기 위한 매크로명령저장수단을 포함하는 타겟시스템을 포함하고, 상기 마이크로프로세서는 마이크로 명령을 저장하고 상기 매크로 명령 저장수단에서 공급되느 상기 매크로 명령에 대응하는 상기 마이크로 명령을 출력하기 위한 마이크로 명령저장수단, 상기 마이크로 메모리 수단에서 출력된 상기 마이크로 명령에 따라서 소정의 데이타 처리를 실행하는 데이타 처리수단, 디버그모드인지 아니지를 표시하는 비트를 갖는 모드식별수단, 소정의 프로그램중의 분기명려에 의해 리드된 서브루틴실행후의 상기 소정의 프로그램으로의 복귀어드레스를 저장하기 이한 복귀어드레스저장수단 및 상기 복귀어드레스 저장수단내에 상기 복귀어드레스의 라이트가 가능한지 가능하지 않은지를 갖는 지시수단을 포함하며, 상기 시스템개발장치에서 디버그르 표시하는 커맨드가 공급되었을때 상기 모드식별 수단은 디버그모드인것을 표시하는 비트가 세트되고, 상기 지시수단은 상기 복귀어드레스 저장수단내에 복귀어드레스의 라이트가 가능한 것을 표시하는 비트가 세트되고, 상기 지시수단에 상기 복귀어드스의 라이트 가능 비트가 세트되어 있는 것에 의해서 상기 복귀어드레스 저장수단내에 상기 복귀어드레스가 라이트된 후 상기 지시수단은 상기 복귀어드레스 저장수단의 라이트를 금지하는 것을 표시하는 비트가 세트되는 에뮬레이션시스템.
- 제10항에 있어서, 또 현재 실행중인 매크로 명령의 어드레스를 저장하기 위한 명령포인터 및 상기 명령포인터가 저장하고 있는 어드레스와 상기 복귀어드레스 저장수단이 저장하고 있는 복귀어드레스를 비교하기 위한 비교수단을 포함하는 에뮬레이션시스템.
- 제11항에 있어서, 또 상기 비교수단이 일치를 표시할때 상기 모드식별수단 및 상기 지시수단이 각각의 비트를 클리어하고, 상기 복귀어드레스 저장수단에 저장되어 있는 상기 복귀어드레스에 대응하는 명령의 실행을 정지하고, 상기 마이크로프로세서의 내부상태를 출력하기 위한 제어수단을 포함하는 에뮬레이션시스템.
- 제12항에 있어서, 상기 복귀어드레스 저장수단은 레지스터인 에뮬레이션시스템.
- 제13항에 있어서, 상기 지시수단 및 상기 모드식별수단은 상기 복귀어드레스 저장수단과는 다른 레지스터인 에뮬레이션시스템.
- 제14항에 있어서, 또 임의의 매크로 명령의 다음에 실행되어야할 매크로 명령의 실행을 정지하기 위해 상기 다음에 실행되어야할 매크로 명령의 어드레스를 저장하기 위한 디버그어드레스 저장수단을 포함하는 에뮬레이션시스템.
- 제15항에 있어서, 상기 디버그어드레스 저장수단은 상기 다음에 실행되어야할 매크로명령의 어드레스와 상기 명령포인터에 저장되어 있는 현재 실행중인 매크로 명령의 어드레스를 비교하고, 일치했을때 일치신호를 상기 제어수단에 공급하는 에뮬레이션시스템.
- 제16항에 있어서, 상기 제어수단은 상기 디버그어드레스 저장수단에서 상기 일치신호를 받았을때 상기 디버그어드레스 저장수단에 저장되어 있는 상기 어드레스에 대응하는 매크로 명령의 실행을 정지하고 상기 마이크로프로세서의 내부상태를 출력하는 에뮬레이션시스템.
- 제17항에 있어서, 상기 복귀어드레스 저장수단 및 상기 디버그어드레스 저장수단의각각에 저장되어야할 어드레스는 상기 시스템 개발장치에서 공급되는 커맨드에 의해서 결정되는 에뮬레이션시스템.
- 시스템개발장치, 마이크로프로세서가 탑재되고 에뮬레이션 동작을 실행하기 위한 에뮬레이터 및 상기 애뮬레이터에 결합되고 상기 마이크로프로세서가 실행해야할 매크로명령을 저장하기 이한 캐크로 명령 저장수단을 포함하는 타겟시스템을 포함하는 에뮬레이션시스템의 디버그 동작방법에 있어서, 상기 시스템 개발장치가 디버그 커맨트를 출력하기 위한 스텝, 상기 브레이크 커맨드가 출력된 것에 의해 상기 마이크로프로세서내의 모드식별수단에 디버그모드인 것을 표시하는 비트가 세트되는 스텝, 상기 브레이크 커맨드가 출력된 것에 의해 상기 마이크로프로세서 내의 지시수단에 상기 마이크로프로세서 내의 복귀어드레스 저장수단내에 복귀어드레스의 라이트가 가능한 것을 표시하는 비트가 세트되는 스텝, 상기지시수단에 상기 복귀어드레스의 라이트 가능한 비트가 세트되있을때 상기 복귀어드레스 저장수단내에 소정의 프로그램중의 분기 명령에 의해 리드된 서브루틴 실행후의 상기 소정의 프로그램으로의 복귀어드레스가 라이트 되는 스텝, 상기 복귀어드레스 저장수단내에 상기 복귀어드레스가 라이트된후 상기 지시수단은 상기 복귀어드레스 저장수단의 라이트를 금지하는 것을 표시하는 비트가 세트되는 스쳄, 상기 마이크로프로세서내의 상기 명령포인터가 저장하고 있는 현재 실행중인 메크로명령의 어드레스와 상기 복귀어드레스 저장수단이 저장하고 있는 복귀어드레스를 비교하기 위한 비교스텝 및 상기 비교수단이 일치를 표시할때 상기 모드식별수단 및 상기 지시수단의 각각의 비트는 클리어되고, 상기 복귀어드레스 저장수단에 저장되어 있는 상기 복귀어드레서에 대응하는 매크로명령의 실행은 정지되고 상기 마이크로프로세서의 내부상태는 출력되는 스텝을 포함하는 에뮬레이션시스쳄의 디버그동작방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP92-277803 | 1992-09-22 | ||
| JP4277803A JPH06103109A (ja) | 1992-09-22 | 1992-09-22 | データプロセッサ、及びこれを用いるデバッグ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940007675A true KR940007675A (ko) | 1994-04-27 |
Family
ID=17588490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930018924A KR940007675A (ko) | 1992-09-22 | 1993-09-18 | 데이타프로세서 및 이것을 사용하는 디버그장치 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0591753A2 (ko) |
| JP (1) | JPH06103109A (ko) |
| KR (1) | KR940007675A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734749B2 (ja) * | 1988-02-03 | 1995-04-19 | 日本碍子株式会社 | エリスリトールの製造方法 |
| TW247949B (en) * | 1994-11-10 | 1995-05-21 | Motorola Inc | Data processor with transparent operation during a background mode and method therefor |
| FR2765701B1 (fr) * | 1997-07-03 | 1999-08-20 | Sgs Thomson Microelectronics | Circuit de detection d'anomalie d'acces a la pile dans un microcontroleur |
| CN103365749B (zh) * | 2013-06-06 | 2015-04-08 | 北京时代民芯科技有限公司 | 一种多核处理器调试系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593621A1 (fr) * | 1986-01-24 | 1987-07-31 | Intel Corp | Appareil de point de rupture pour microprocesseur |
-
1992
- 1992-09-22 JP JP4277803A patent/JPH06103109A/ja not_active Withdrawn
-
1993
- 1993-09-18 KR KR1019930018924A patent/KR940007675A/ko not_active Application Discontinuation
- 1993-09-21 EP EP93115196A patent/EP0591753A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103109A (ja) | 1994-04-15 |
| EP0591753A3 (ko) | 1994-08-03 |
| EP0591753A2 (en) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| KR960011613A (ko) | 데이터 처리장치 | |
| KR970012145A (ko) | 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법 | |
| US4447876A (en) | Emulator control sequencer | |
| KR930016880A (ko) | 전자장치 및 그것의 고정정보 수정방법 | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| KR940007675A (ko) | 데이타프로세서 및 이것을 사용하는 디버그장치 | |
| US5185882A (en) | Bit-slice microprocessor test system | |
| KR960025210A (ko) | 에뮬레이션 장치 | |
| KR890015130A (ko) | 마이크로 프로세서 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH0652507B2 (ja) | マイクロコンピユ−タの開発装置 | |
| KR950033821A (ko) | 트레이스장치 및 이것을 사용한 에뮬레이터 | |
| KR890002758A (ko) | 데이타 처리시스템 | |
| JPH10283222A (ja) | エミュレータ方法 | |
| KR880011669A (ko) | 데이터 처리 방법과 장치 | |
| JPH06222917A (ja) | 電子装置 | |
| JPS6234238A (ja) | マイクロプロセツサ | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH0323938B2 (ko) | ||
| KR910017292A (ko) | 마아크로 프로세서(micro processor) | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS62168243A (ja) | エミユレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |