KR890002758A - 데이타 처리시스템 - Google Patents

데이타 처리시스템 Download PDF

Info

Publication number
KR890002758A
KR890002758A KR1019880008151A KR880008151A KR890002758A KR 890002758 A KR890002758 A KR 890002758A KR 1019880008151 A KR1019880008151 A KR 1019880008151A KR 880008151 A KR880008151 A KR 880008151A KR 890002758 A KR890002758 A KR 890002758A
Authority
KR
South Korea
Prior art keywords
data processing
processing system
command
register
boolean value
Prior art date
Application number
KR1019880008151A
Other languages
English (en)
Other versions
KR970004510B1 (en
Inventor
엔. 커틀러 데이비드
에이. 오르비츠 데이비드
반다카 딜립
카르도자 웨인
티. 위텍 리차드
Original Assignee
디지탈 이퀴프먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이퀴프먼트 코포레이션 filed Critical 디지탈 이퀴프먼트 코포레이션
Publication of KR890002758A publication Critical patent/KR890002758A/ko
Application granted granted Critical
Publication of KR970004510B1 publication Critical patent/KR970004510B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094Condition code generation, e.g. Carry, Zero flag
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0772Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3005Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058Conditional branch instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/323Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for indirect branch instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용없음

Description

데이타 처리시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1A 및 제 1B도는 본 발명을 사용할 수 있는 데이타 처리시스템 구현예를 나타내는 블럭도. 제 2도는 본 발명을 사용할 수 있는 데이타 처리장치의 중앙처리장치의 예를 나타내는 블럭도. 제 4도는 본 발명에 따른 배열참조의 테스트기법을 나타내는 도면.

Claims (13)

  1. 데이타 처리시스템에서의 폴트조건에 응답하는 방법에 있어서, 연산의 타당성을 의미하는 부울값을 발생하고, 선택된 스칼라 레지스터의 선택된 위치에 상기 부울값을 로드하고, 그리고 상기 부울값이 상기 선택된 레지스터의 상기 선택된 위치에 기억될때 폴트조건 신호를 발생하는 명령을 실행하는 단계로 이루어지는 것을 특징으로 하는 폴트조건에 응답하는 방법.
  2. 제 1항에 있어서, 사이 폴트조건신호에 응답해 예외취급절차를 초기화하는 단계를 더 포함하는 것을 특징으로 하는 폴트조건에 응답하는 방법.
  3. 스칼라 레지스터에 기억된 예정된 부울값을 확인하기 위한 명령을 포함하는 데이타 처리시스템에 있어서, 비교연산의 제 1의 결과에 응답해 사이 스칼라레지스터에 상기 부울값을기억시키기 위한 비교연산을 응답하는 조건수단과, 상기 제 1의 비교연산결과에 응답하기 위한 예외절차를 일으키기 위해 상기 스칼라레지스터의 상기 부울값을 확인하는 상기 명령에 응답하는 신호수단을 포함하는 것을 특징으로 하는 데이타 처리시스템.
  4. 제 3항에 있어서, 상기 명령에 관련된 정보를 기억하기 위한 기억수단을 포함하는 것을 특징으로 하는 데이타 처리시스템.
  5. 제 3항에 있어서, 미리 선택된 스칼라레지스터위치에 있는 상기 부울값을 확인하는 수단을 포함하는 것을 특징으로 하는 데이타 처리시스템.
  6. 제 4항에 있어서, 상기 정보는 상기 예외절차에 이용가능하고, 상기명령, 데이타처리상태정보 및 상기 명령의 가상어드레스를 포함하는 것을 특징으로 하는 데이타 처리시스템.
  7. 제 3항에 있어서, 상기 명령은 정보를 상기 예외절차로 넘겨주기 위한 필드를 포함하는 것을 특징으로 하는 데이타 처리시스템.
  8. 제 5항에 있어서, 상기 미리 선택된 레지스터 위치에 있는 상기 부울값을 확인하는 상기 수단은 상기 미리 선택된 레지스터 위치에 기억된 조합된 신호를 기억하는 상태레지스터와, 상기 요약레지스터에 접속된 신호검출수단을 포함하는 것을 특징으로 하는 데이타 처리시스템.
  9. 데이타 처리시스템의 적어도 하나의 조건에 응답하기 위한 장치에 있어서, 사이 데이타 처리시스템에 있는 상기 조건의 표시를 기억하기 위한 레지스터수단과, 상기 레지스터에 있는 상기 표시의 존재를 확인하기 위한 것으로 상기 레지스터 수단에 있는 상기 표시의 존재로 하여금 폴트조건을 신호화하게 하는 명령을 포함하는 것을 특징으로 하는 데이타 처리시스템의 조건에 응답하기 위한 장치.
  10. 제 9항에 있어서, 상기 명령은 데이타요소를 상기 폴트조건에 응답하는 루틴으로 넘겨주기위한 필드를 포함하는 것을 특징으로 하는 데이타 처리시스템의 조건에 응답하기 위한 장치.
  11. 제 9항에 있어서, 상기 데이타 처리시스템은 그 데이타 처리시스템 조건이 확인된때 상기 표시를 기억하고, 상기 표시의 존재를 결정하기 위한 상기 명령에 반응하는 검출장치를 갖는 이슈장치를 포함하는 것을 특징으로 하는 데이타 처리시스템의 조건에 응답하기 위한 장치.
  12. 제 9항에 있어서, 상기 표시는 미리 선택된 레지스터의 미리 선택된 위치에 기억되는 것을 특징으로 하는 데이타 처리시스템의 조건에 응답하기 위한 장치.
  13. 제 9항에 있어서, 상기 명령은 FLBC 명령인 것을 특징으로 하는 데이타 처리시스템의 조건에 응답하기 위한 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR88008151A 1987-07-01 1988-07-01 Apparatus and method for data induced condition signaling KR970004510B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6928587A 1987-07-01 1987-07-01
US069,285 1987-07-01

Publications (2)

Publication Number Publication Date
KR890002758A true KR890002758A (ko) 1989-04-11
KR970004510B1 KR970004510B1 (en) 1997-03-28

Family

ID=22087945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR88008151A KR970004510B1 (en) 1987-07-01 1988-07-01 Apparatus and method for data induced condition signaling

Country Status (9)

Country Link
EP (1) EP0297890B1 (ko)
JP (1) JP2626675B2 (ko)
KR (1) KR970004510B1 (ko)
CN (1) CN1013903B (ko)
AU (1) AU626264B2 (ko)
BR (1) BR8803379A (ko)
CA (1) CA1303745C (ko)
DE (1) DE3856049T2 (ko)
IN (1) IN169637B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US7346809B2 (en) * 2004-08-05 2008-03-18 International Business Machines Corporation Bootable post crash analysis environment
US10248488B2 (en) * 2015-12-29 2019-04-02 Intel Corporation Fault tolerance and detection by replication of input data and evaluating a packed data execution result

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4334268A (en) * 1979-05-01 1982-06-08 Motorola, Inc. Microcomputer with branch on bit set/clear instructions
JPS6014338A (ja) * 1983-06-30 1985-01-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 計算機システムにおける分岐機構

Also Published As

Publication number Publication date
CN1031286A (zh) 1989-02-22
AU626264B2 (en) 1992-07-30
EP0297890A3 (en) 1990-07-11
EP0297890B1 (en) 1997-10-22
JP2626675B2 (ja) 1997-07-02
CN1013903B (zh) 1991-09-11
EP0297890A2 (en) 1989-01-04
BR8803379A (pt) 1989-01-24
DE3856049T2 (de) 1998-05-07
IN169637B (ko) 1991-11-23
AU1863988A (en) 1989-01-05
DE3856049D1 (de) 1997-11-27
KR970004510B1 (en) 1997-03-28
JPS6488748A (en) 1989-04-03
CA1303745C (en) 1992-06-16

Similar Documents

Publication Publication Date Title
KR900016866A (ko) 데이타 처리 시스템
KR910012924A (ko) 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
KR900702686A (ko) 컴퓨터 데이타 및 소프트웨어의 보호를 위한 시스템과 방법
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR830009520A (ko) 단말접속시스템
KR890007162A (ko) 데이타 처리장치
GB1344474A (en) Fault detection and handling arrangements for use in data proces sing systems
KR860007589A (ko) 데이터 처리장치
KR960705271A (ko) 데이타 처리 명령의 실행(execution of data processing instructions)
KR910012925A (ko) 개인용 컴퓨터 시스템의 부품 및, 메모리를 초기화 및 어드레싱 시키는 방법
KR900015003A (ko) 데이타 프로세서
KR920018607A (ko) 출력방법 및 이 방법을 이용한 출력장치
KR950003979A (ko) 정보 처리 장치 및 이의 인터럽트 신호 발생 방법
KR910001542A (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
KR890002758A (ko) 데이타 처리시스템
US5278840A (en) Apparatus and method for data induced condition signalling
KR960011669A (ko) 중앙처리장치
KR960025210A (ko) 에뮬레이션 장치
KR890002763A (ko) 벡터 데이타 처리연산에서의 페이지 누락 오류로부터의 회복을 위한 장치 및 방법
KR850006743A (ko) 컴퓨터의 파이프라인 동작시의 바이패스 제어를 위한 시스템
KR940007675A (ko) 데이타프로세서 및 이것을 사용하는 디버그장치
KR890016487A (ko) 표시모드에 의하여 팔레트 데이타를 설정하는 방법 및 그것을 실시하는 시스템
JPS5771055A (en) Program test system
JPS60147849A (ja) マイクロプログラムのデバツグを行う方式
KR880009300A (ko) 연산 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee